Аналого-цифровой преобразователь Советский патент 1979 года по МПК H03K13/17 

(54) АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ

1

Изобретение относится к области вычислительной техники и, может быть использовано в контрольно-измерительных системах различного назначения.

Известен аналого-цифровой преобразователь, в котором с целью сокращения объема формируемых данных осуществляется предсказание текущих значений преобразуемого сигнала по его значениям в моменты формирования ранее полученных отсчетов 1. Он содержит основной и. дополнительный преобразователи кода в напряжение, решающий блок, блок управления, логические элементы и преобразователь временного интервала в код.

Недостатком его является сравнительно низкая точность преобразования.

Известен аналого-цифровой преобразователь, содержащий дифференцирующее устройство, один из входов которого подключен к выходу блока управления, другой через аналоговый коммутатор - к выходам рещающего устройства и входному зажиму преобразователя, а выход - к двум входам блока логических элементов И и входам регистра кода текущего значения кривизны, выходы которого через основной преобразователь кода в напряжение соединены с первыми входами двух элементов сравнения и последовательно соединенные блок логических элементов И, блок линий задержки и регистр кода граничных значений кривизны с входами двух дополнительных преобразователей кода в напряжение, подключенных выходами ко вторым входам элементов сравнения, выходы которых через логический элемент ИЛИ соединены со входами преобразователя временного интервала в код

и блока управления, соответствующие выходы которого подключены к управляющим входам аналогового коммутатора и прео.бразователя временного интервала в код 2. Недостатками таких преобразователей яв, ляются больщая избыточность информации в выходных данных и низкая динамическая точность, обусловленная наличием ощибок первичной дискретизации сигнала.

Целью изобретения является уменьшение избыточности формируемых данных и по0 выщение динамической точности преобразователя.

Эта цель достигается тем, что в аналого-цифровой преобразователь, содержащий основной и дополнительный преобразовате ли кода в напряжение, входы основного пре.o6pa30BaTevaH кода в напряжение соединены с .выходами . решающего .блока, д;ва входа которогоподключены к соответствующим выходам: блокауправления и через двухвходовой логический элемент ИЛИ к одному из ВХОДОТ5 блока логических элементов И и преобразователя временного интервала в код, второй вход .которого через второй двухвходовой логический элемент ИЛИ подключен ко входу решающего блока и третьему выходу блока управления, два входа которого соединены с выходами двух элементов сравнения,.первые входы которых подключены к шинам пороговых напряжений, введены реверсивный счетчик и последовательно соединенные интегратор и блок суммирования, включенные между основным преобразователем кода в напряжение и вторым входами: элементов сравнения, причем второй вход блока сум.мирования подключен к входному зажиму преобразователя, а третий через дополнительный преобразователь кода в напряжение - к выходам реверсивного счетчика, два входа которого соединены с двумя входами решающего блока. На чертеже приведена структурная схема предложенного преобразователя. Он содержит преобразователь временного интервала в код 1, двухвходовой логический элемент ИЛИ, решающий блок 3, блок логических элементов И 4, основной преобразователь кода в напряжение 5, второй двухвходовой логический элемент ИЛИ 6, .интегратор 7, блок суммирования 8, ре-, версивный счетчик 9, дополнительный преобразователь кода в напряжение 10, два элемента сравнения И и 12, блок, управления 13, входной зажи.м 14 преобразователя, шины пороговых напряжений 15, 16 и выходные щины 17-19 блока управления. Выходы преобразователя 1 подключень ко входам блока логических элементов И 4 и через последовательно соединенные решающий блок 3, преобразователь 5 интегратор 7 и блок суммирования 8 ко вторым входам двух элементов сравнения 11 и 12, первые входы которых подключены к щинам пороговых напряжений 15., и 16 соответственно. Второй вход блока суммирования 8 соединен с входным зажимом преобразователя. Выходы элементов сравнения соединены с двумя входами.блока управления 13, выход 17 которого соединен со входами рещающего блока 13 и через элемент ИЛИ 2 со входом преобразователя. Выходы 18, 19 блока управления подключены ко входам решающего блока через последовательно соединенньш счетчик 9 и преобразователь 10 ктретьему входу блока суммирования и через элемент ИЛИ 6 ко входу преобразователя 1 и входу блока, логических элементов И 4. Устройство работает следующим образом. В исходном состоянии преобразователь 1, 5 и 10, интегратор 7 и счетчик 9 обнулены. На входной зажим 14 подается преоб Эазуемое нап ряжениё. Ulx, на шину 15 - положительное пороговое напряжение + h, равное допустимому отклонению аппроксимирующей функции от сигнала, а на шину 16 - то же напряжение, но отрицательной полярности. В момент времени + to сигнал начала преобразования с блока управления 13 поступает по щине 17 на вход преобразователя I и запускает его. Этим же сигналом на выходе решаюш,его блока 3 устанавливается код, соответствующий начальному наклону линейно изменяющегося напряжения, снимаемого с выхода интегратора 7. Это напряжение Ut имеющее знак, противоположный полярности преобразуемого напряжения Ux, суммируетс я с ним в блоке 8 и образованный таким образом сигнал рассогласования U Ux + U-c поступает на входы элементов сравнения 1 и 12. Первый цикл преобразования продолжается до .момента времени ti , когда сигнал рассогласования становится по абсолютной величине меньше порогового напряжения Us h. Этому моменту соответствует переход элементов сравнения в нулевое состояние. При этом импульсом, поступающим по шине 18, осуществляется считывание данных с. блока логических элементов И 4, обнуление преобразователя 1, запись + 1 в счетчик 9 и установка нулевого значения кода на выходе решающего блока 3. Второй цикл преобразования начинается по сигналу с решающего блока 3, которым запускается преобразователь 1. Сигнал рассогласования, равный сумме преобразуемого напряжения Ux, напряжения интегратора Ut и выходного напряжения преобразователя 10 Ui о, равного по величине пороговому напряжению h и совпадающего по знаку с напряжением интегратора, поступает на входы элементов сравнения. Процесс преобразования в этом цикле продолжается до Момента времени tz, когда один из элементов сравнения переходит из нулевого состояния в единичное. Это происходит, когда сигнал рассогласования превысит по величине пороговое напряжение. При этом блок управления формирует выходной код, несущий информацию о том, какой из двух элементов сравнения сработал. Одновременно ПО одной из шин 18 или 19 вырабатывается импульс, которым производится считывание кода временного интервала с блока логических элементов И 4, обнуление преобразователя 1 и подается команда на. вычисление нового значения кода коэффициента наклона линейно изменяющегося напряжения в рещающий блок 3. Код коэффициента наклона линейно изменяющегося напряжения на интервале (tz, ta) определяется по значению коэффициента наютона на предыдущем интервале и последнему отсчету и соответствует разделенной разности преобразуемого напряжения первого порядка на предыдущем интервале. Одновременно в счетчик 9 по шине 18 заносится + 1, если в этот момент (U/) (U + U(o). Если(их) (U; -ь Uio), то в счетчик 9 заносится Новый цикл преобразования начинается с запуска преобразователя 1 и установки нового значения кода коэффициента наклона на выходе решающего блока 3. Затем процесс преобразования повторяется до получения следующего отсчета. Формула изобретения Аналого-цифровой преобразователь, содержащий основной и дополнительный преобразователи кода в напряжение, входы основного преобразователя., кода в напряжение соединены с выходами решающего блоКЗ, два входа которого подключены к соответствующим выходам блока управления и через двувходовой логический элемент ИЛИ к одному из входов блока логических элементов И и преобразователя временного интервала в код, второй вход которого через второй двувходовой логический элемент ИЛИ подключен ко входу решающего блока и третьему входу блока управления, два входа которого соединены с выходами двух элементов сравнения, первые входы которых подключены к шинам пороговых напряжений, отличающийся тем, что, с целью уменьшения объема формируемых данных и повышения динамической точности, в него введены реверсивный счетчик и последовательно Соединенные интегратор и блок суммирования, включенные между основным преобразователем кода в напряжение и вторЪ1ми входами элементов сравнения, причем второй вход блока суммирования подключен к входному зажиму преобразователя, а третий через дополнительный преобразователь кода в напряжение - к выходам реверсивного счетчика, два входа которого соединены с двумя входами решающего блока. Источники информации, принятые во внимание при экспертизе 1.Авторское свидетельство СССР № 3513,11, кл. Н 03 К 13/17, 17.09.68. 2.Авторское свидетельство СССР № 365035, кл. Н 03 К 13/17, 24.04.69.