Мажоритарно-резервированный делитель частоты Советский патент 1979 года по МПК H03K23/00 H05K10/00 

Изобретение ofHOCHTCH к автомати ке и вычислительной технике и может быть применено во время-импульЧзных и цифровых системах при повышенных требованиях к их надеАсности. Известно устройство, содержащее резервные каналы, каждый из которых содержит триггер, элемент совпадения инвертор и мажоритарные элементы 1 Известно устройство наиболее близкое по технической сущности к изобретению, содержащее три канала деления каждый из которых состоит из мажоритарного элемента и N последовательно включенных триггеров, первый выход последнего из которых и выход мажоритарного элемента подключены к входам элемента совпадения, при этом первый выход N-ro триггера одного канала целения соединен с входами мажоритарных элементов других каналов деления 2 . Оба эти устройства недостаточно на де/кны в работе, что обусловлено большим количеством оборудования. Целью изобретений является повышение надежности работы устройства. Достигается это тем, что в мажоритарно-резервированном делителе час тоты, содержащем три канала деления, каждый из которых.состоит из мажоритарного элемента и N последовательно включенных триггеров, первый выход последнего из которых и выход мажоритарного элемента подключены к входам элемента совпадения , при этом первый выход N-ro триггера одного канала деления соединен с входами мажоритарных элементов других каналов деления,в каждый канал деления введены дополнительный мажоритарный элемент и дополнительный элемент совпадения, первый вход которого соединен с выходом дополнительного мажоритарного элемента, второй вход - с вторим выходом N-rd триггера, а выход объединен с выходом элемента совпадения и подключен к входам установки нуля (N-1) триггеров, причем выход N-ro триггера одного канала деления соединен с входаьда дополнительных мажоритарных эпементов других каналов деления,а счетные входы пе1рвых триггеров всех каналов деления объединены и подключены к входной шине. На чертеже представлена структурная электрическая схема мажоритарнорезервированного делителя частоты. Устройство содержит триггеры 1-9 со счетным входом, мажоритарные элеivieHTH 10-12, элементы совпадения ISIS, дополнительные мажоритарные эле менты 16-18, дополнительные элементы совпадения 19-21, входную шину 22. Информация на выходе мажоритарно элемента, полученная по болыиинству входов, с помощ1 ю элемента совпадеЛИЯ сравнивается с информацией на вы ходе последнего триггера данного канала и, если этот триггер находится в противофаэе с двумя остальными, на выходе элемента совпадения появляется сигнал задержки, который по цепи обратной связи устанавливает два предыдупшхтриггера этого канаи удерживает их ла в состояние в этом состоянии, пока хотя бы одиниз двух других триггеров не переключится в синфазное с ним состояние. Условимся, что триггер переключается, если предыдущий триггер nepiexo дит из в состояние состояния О, и установка двух предыдущих пррисхотриггеров в состояние если на выходе I элемента совпаде 1на триггеры ни я О , сигнал не воздействует. Рассмотрим процесс автофазировани разнораз йдных триггеров, когда в дё/1ителе отсутствует неисправность. Допустим, что первыевыходы триггеров 3, 6, 9 имеют состояния соответственно 1, О, О, а вторые выходы - соответственно состояние , , 1, состоя нйе триггеров 1, 2, 4, 5, 7, 8 произвольное. Тогда по большинству входов мажоритарные элементы 10-12 будут иметь срстоя ние полнительные мажоритарные элеькенты 16-18 - соответственно состояние С выхода мажоритарного элемента 10 сигнал поступает на вхрд элемента совпадения 13. Одновременно с первого выхода триггера 3 на другой вхЪд элемента Совпадения 13 также по При Этом на .тупает сигнал выходе: элемента совпадения 13; формир . / txntiaTT Л .,-а на tafjv/ rtnv ется сигнал О v, а на выходах остальных эле мент ов сов падени я - си так на входах доналы пойнйтельного элемента совпадения 19 имеется сигнал J 0 с второго выход триггера 3 и О - с выхода допол нитедьного мажоритарного элемента 16 на входах элементов совпадения 14 и 15 с выходов мажоритарных элементов 11 и 12 и О с первых выходов триггеров 6 и 9; на входах дополнительных элементов совпадения 20 и ill - О с выходов дополнител ных мажоритарных элементов 17 и 18 и с вторых выходов триггеров 6 .и . . , ., ;. ,. Сигнал О с выхода элемента совпадения 13 постудает на входы триггеров 1 и 2,устанавливает их в и удерживает их в состояние пока в .этом состоянии до тех пор, например результате счета триггеры. 4 и 5 (если второй канал деления в данный момент опережает по фазе третий канал деления) не установятся в состояния . При этом триггер 6 переключится в новое состояние и совпадет по фазе с триггером 3, т.е. в этот момент одноразрядные триггеры 1,4s 2,5 и 3,6 установятся в синфазное состояние. На выходе элемента совпадения ГЗ появляется сигнал 1, так как теперь с первых выходов триг геров 3,6,9 поступают сигналы , , О , а с вторых выходов сигналы О, О, и по большинству входов на выходах мажоритарных элементов 10-12 формируется сигнал О. Теперь триггер 9 не совпадает по фазе с триггерами 3 и 6 сфазированных первого и второго каналов деления. Поэтому на выходе дополнительного элемента совпадения 21 формируется сигнал О,.так как на его входы поступает 1 с второго выхода триггера 9 и - с выхода дополнительного мажоритарного элемента 18, сформированная по большинству входов. Сигнал о с выхода дополнительного элемента совпадения 21 поступает на входы триггеров 7 и 8, устанавливает их в состояние О и удерживает их в этом состоянии до тех пор, пока в результате счетатриггеры 3 и 6 сфазированных каналов деления не переключатся в синфазное состояние с триггером 9. При этом на выходе допалнительного элемента совпадения 21 появляется сигнал так как на выходе дополнительного мажоритарного элемента 18 по большинству входов сформировался сигнал , и дальнейшая работа одноразрядных триггеров делителя будет синфазной, а все элементы совпадения будут находиться в состоянии . Допустим теперь, что произошел отказ, например, в первом канале деления, в результате чего триггер 3 по первому выходу постоянно находится В СОС Л т тоянии о , по второму выходу в состоянии , а триггеры 6 и 9 в исходном состоянии оказались в проТивофазе, т.е. на первых выходах триггеров 6 и 9- , О, а на вторых выходах - О , 1 Рассмотрим процесс фазирования триг геров второго и третьего канаьпов деления. Поскольку триггер 6 находится в противофазе с триггерами 3 и 9, то на выходе элемента совпадения 14 формитак какна вхоруется сигнал ды его поступают сигналы хода триггера бис выхода мажоритарного элемента 11. Сигнал О с выхода элемента совпадения 14 поступает н входы триггеров 4 и 5, устанавливает их в состояние О и удерживает их в этом состоянии до тех пор, .пока, в ходе счета триггеры 7 и 8 не установятся в состояние .О и не