Дифференциальный усилитель для запоминающего устройства на конденсаторах Советский патент 1979 года по МПК G11C7/06 G11C11/24 

(54) ДИФФЕРЕНЦИАЛЬНЫЙ УСИЛИТЕЛЬ ДЛЯ ЗАПОМИНАЮЩЕГО УСТРОЙСТВА НА КОНДЕНСАТОРАХ NM 5 и 5 1иффёрен1№ального усйлйтёля, )г6 к шинам считывания ЗУ, котЪрыё соединены с запоминающими;элементами б ЗУ на конденсаторах. Усилитель сгодёржит также дополнителБНый блок переключения 7, гтодключенный к входам 4 и 4 контура 2, кбтЪрыё одновременно являются выхода.ми УсйЛйтеля, и два эталонных запоминаюших элемента 8- и 8 , которые подключены к входам 5 и 5 усилителя и состоят из последовательно соединенных конденсатора 9 и переключателя 10, управдяющий вход которого подключен к одной из шин управления. Другая шина управления подключена к управляющему входу блока переключения 7. Остальные шины управления подключены обычнЕФ4 способом к усилителю и элементам б и 8 для реализации требуемой временной диаграммы работы уст ройства. Блоки переключения 3 содержат два транзистора 11 и 12 и конденсатор 13 а контур - триггер на полевых транзисторах 14 и 15, истоки которых объединены и через транзистор 16 подключены к шине нулевого потенциала Работает усилитель следующим образом. , .,..,,.:,, После подачи напряжений по шинам управления 17, и I7j начинается период предварительного заряда шины считырания по входам 5 и 5 ,пока транзисторы 12 и 12 не достигнут точки запирания , тока,определяемой величиной oriOtiHOfo напряжения на шине 17 управления, которое после этого уменьшается до нуля, что обесгтёчивает зйпирание транзисторов 12 и 12 . Одновременно происхвдйт распределение заряда на .конденсаторе 13 и паразитной емкости на зходе 4. За счет этого уменьшается напряжение на входах 5 и 5 . Так как транзисторы 11 и 11 все ещё включены, напряжения на входах 4 и 4 достигают своего номинального зна чения. После этого напряжение по шин управления 17 выключается, и период предва,ритейьного зарйДа заканчивается.. .. ...,-. ; Период считывания начинается включ ениём напряжения по шине 17е, , за счет чего транзисторы 12 и 12 открываются и напряжение на входах 5 и 5 уйе;пичиваетсязамечет перераспределений заряда. Однбврёмёййо noisaeTc управляющее напряжение по шинам lit, и 11 на запоминающие элементы, подключенные к разн1Елм входам усидителя. Элемент 8 имеет напряжение наксэпления, лежащее примерно в середине меж ду нулевым и единичным напряжениями элементов памяти ЗУ. При ЭТОМ предпбпагаатся, что элемент б включен и что а относящейся к нему емкости заряд не нак аплйэается. Ecj.H на управляемый лрсводник сЛЬв элемента 6 подается напряжение,

673202 тЪ заряд с распределенной по бит/считывающему проводнику емкости перехо-.дит в емкость накопления элемента 6, за счет чего напряжение на емкости накопления увеличивается, а напряжение на шине считывания падает. Зтот последний спад напряжения обуславливает то, что транзистор 12 лучше проводит ток для передачи заряда. Так как потенциал на контакте транзистора 14 больше потенциала на шине считывания по входу 5, то заряд спроводника по входу 4 стекает на вход 5 до тех пор, пока элемент 12 для передачи заряда почти нё достигнет вновь состояния запирания. Заряд, который теряется на входе 4, в основном соответствует той величине, на которую увеличивается заряд накопирельной емкости элемента 6,-так.как Ьаряд на распределенной по шине счи тйвания ёмкости практически не изменяется. При этом обусловленное потерянным зарядом падение напряжения на входе 4 равно увеличению напряжения, .на емкости управляемого элемента накопления данных, умноженному на отношение емкости элемента 6 к емкостина входе 4. Обычно сигнал считывания, возникающий считывания, мал. Если же емкость На входе 4 выбрана большёй в2-3 раза, чем емкость элемента б, то на входе 4 получаемся относительно сильный сигнал. После получения на входах 4 и .4 сигнала На управляютцйй вход контура . . 2 подаютнапряжение пб ши.не 1 и контур медленно включаетх:я. При ЭТОМ потенциал.На входе.4 следует за .пбтенцйалрй тран.йистора .15 с неко- . торым разрывом так, что транзистор 15 не прбводат. Мина считывания на входе 5 разряжается полностью до нулевого потенциала, а контур 2 не потребляет при этом, мощность. Так как вначале запоминающие элементы не накап- . ливали заряда, то он переводится в -состояние, соответствующее .СОСТОЯНИЙ перед опёрацйей считывания, напряжения на шинах 17/, и 17з выключаются, ;а.на шнне 17 включается, что переводит усилитель S исходное состояние.При этом напряжение на шине 17 может быть как импульсным, так и постоянньм, .однако предпочтительнее импульсное напряжение, так как это повышает быстродействие усилителя. Формула изобретения 1. Дифференциальный усилитель для запоминающего устройства.на конденсаторах, содержащий основные блоки переключения, входы которых соединены с входами Дифференциального усилителя, выходы - со входами управляемого бистабильного контура и с выхо 1амй дифференциального усилителя,. Юбтую 1иину и шины управления, от

л и чающийся тем, что, с целью повышения чувствительностии уменьшения потребляемой мо1цности усилителя, ,рн содержит дополнительный блок переключения, подключенный ко входам управляемого бистабильного контура, и два эталонных запоминающих элемента, соединённых со входами дифференциального усилителя, общей шиной и одной из шин управления, .другая шина управления соединена с управляющим входом дополнительного блока переключения.

2. Усилитель, по п. 1, отличающийся тем, что эталонный запоминающий элемент содержит последовательно соединенные, конденсатор и переключатель.

Источники информации, принятые во внимание при экспертизе

1. Патент CIIA 3514765, 340-173, 18.08.70.

кл

2. Патент CPIA W 3774176,

340-173, 20.11.73.

кл, 3. К. Stein et all Storage Array land Sense/Refresh Cirauts for Single Transistor Memory Cells IEEE ISS-CC, 1972, February.

4.Электроника , пер. с англ. 1973, № 19, С. 47-48.

5.Патент QtlA 3760381, кл. 340-173, 18.09.73.

Выход

сриг. 2