Ячейка памяти для интегрального матричного накопителя Советский патент 1984 года по МПК G11C11/42 

X

ОТ

/ S

411VNV-i

a

-J. -7 I I - /

Изобретение относится к вычислительной технике и может быть использовано для организации полупроводниковых запоминающих устройств.

Известны ячейки памяти для интегрального матричного накопителя, которые требуют использования двух активных элементов и двух адресных шин l| ,

Наиболее близкой к предложенной является ячейка памяти, содержащая словарную и разрядную шины, шину опорного потенциала и последовательно соединенные ключ и накопитель зарядов, причем один вывод ключа и резистора Соединены соответственно с разрядной шиной и шиной опорного потенциала 2) .

Известная ячейка памяти занимает большую площадь.

Целью изобретения является повышение степени интеграции ячейки.

Поставленная цель достигается тем, что в ячейку памяти для интегрального матричного накопителя, содержащую словарную и разрядную шины, шину опорного потенциала и последовательно соединенные ключ и Накопитель зарядов на конденсаторе и резисторе, причем один вывод ключа и резистора соединены соответственно с разрядной шиной и шиной опорного потенциала, введены усилитель, вход управления которого соединены с другим выводом резистора, вход смещения - с шиной опорного потенциала, а выход - с другим выводом ключа, электрод управления которого соединен со словарной шиной.

На чертеже представлено предложенное устройство.

Предложенное устройство содержит словарную шину 1, разрядную шину 2, ключ 3, накопитель зарядов наконденсаторе 4 и резисторе 5, усилитель 6 и шину 7 опорнох о потенциала.

Устройство работает следунвдим 0 образом.

Информация записывается на конденсатор 4 за счет того, что разрядная .шина 2 имеет предварительный заряд, при этом ключ 3, который выпрл5 нен на полевом транзисторе, открывается. Чтобы записать нулевую информацию, разрядную шину заряжают до более низкого потенциала, например потенциала земли, и так как разрядная шина находится под нулевым потенциалом, то конденсатор не заряжается.

Чтобы считать информацию, к раэрядной шине прикладывается потенциал, и импульс со словарной шины за5 мыкает ключ. Если в конденсаторе была записана 1, то потенциал на разрядной шине остается на основном уровне, и усилитель б не работает. Если на конденсаторе был записан О, т.е. конденсатор 4 не заряжен, то потенциал с разрядной шины заряжает конденсатор 4-, и на резисторе 5 появляется напряжение, которое приложено к входу усилителя 6, и открывает его. При этом разрядная шина через ключ 3 и усилитель б разряжается на землю.

ЯЧЕЙКА ПАМЯТИ ДЛЯ ИНТЕГРАЛЬНОГО МАТРИЧНОГО НАКОПИТЕЛЯ, содержащая словарную и разрядную шины, шину опорного потенциала и последовательно соединенные ключ и накопитель зарядов на конденсаторе и резисторе, причем один вывод ключа и резистора соединены соответственно с разрядной шиной и шиной опорного потенциал1а, отлич ающаяс я тем, что, с целью повышения степени интеграции ячейки, в нее введен усилитель, вход управления которого соединен с другим выводом резистора, вход смещения - с шиной опорного потенциала, а выход - с другим выводом ключа, электрод управления которого соединен.со сло@ варной пшной.