Устройство контроля состояния канала связи Советский патент 1979 года по МПК H04B3/46 

Изобретение относится к области передачи сигнешов и может быть использовано для оперативного контрол состояния телеграфных и телефонных каналов при передаче дискретной информации. Значительный эффект приме нение данного устройства может дать в системах, работающих с группой каналов при их автоматическом переключении (системы с автовыбором час тот КБ и УКВ диапазона). Известно устройство контроля состояния канала связи, содержащее умножитель и реверсивный счетчик, вход сложения которого соединен с выходом блока обнаружения ошибок че рез первый элемент ИЛИ, а вход вычи тания реверсивного счетчика соедине через второй элемент ИЛИ с выходом делителя частоты, вход которого объединен с входом формирователя сигналов временных интервалов 11 . Однако известное устройство обла дает недостаточно высокой точностью контроля. Целью изобретения является повьая ние точности контроля. Для этого в устройство контроля состояния канала связи, содержащее умножитель и реверсивный счетчик, вход сложения которого соединен с выходом блока обнаружения ошибок через первый элемент ИЛИ, а вход вычитания реверсивного счетчика соединен через второй элемент ИЛИ с выходом делителя частоты, вход которого объединен с входом формирователя сигналов временных интервалов, введены блок определения величины и знака приращения частости ошибок и коммутатор, при этом выход блока обнаружения сяиибок через последовательно соединенные блок определения величины и знака приргицения частости ошибок и умножитель подключен к первому входу коммутатора, второй вход которого соединен с вторым выходом блока определения величины и знака приращения частости ошибок, второй вход которого соединен с лходом формирователя сигналов временных интервалов, а первый и второй выходы коммутатора подключены к вторым входам соответственно первого и второгоэлементов ИЛИ. На чертеже представлена структурная электрическая схема предложенного устрюйства. Устройство контроля состояния канала связи содержит умножитель 1

и реверсивный счетчик 2, вход сложения которого соединен с выходом блока обнаружения ошибок 3 через первый элемент ИЛИ 4, а вход вычитания соединен.через второй элемент ИЛИ 5 с выходом делителя частоты 6. Вход делителя частоты 6 объединен с входом формирователя 7 сигналов временных интервалов. В состав устройства входят также блок 8 определения величины и знака приращения частости ошибок и коммутатор 9. Выход блока обнаружения ошибок 3 подключен к первому входу коммутатора 9 через последовательно соединенные блок 8 определения величины и знака приращения частости ошибок и умножитель 1. Второй вход коммутатора 9 соединен с вторым выходом блока 8 определения величины и знака приращения частости ошибок , второй вход которого соединен с выходом формирователя 7 сигналов временных интервалов . Первый и второй выходы коммутатора 9 подключены к вторым входам соответственно первого и второго элэлементов ИЛИ 4 и 5.

Устройство работает следующим образом. .

Реверсивный счетчик 2, на вход сложения которого через элемент ИЛИ

4поступает случайная последовательность импульсов с блока обнаружения ошибок 3, а на вход вычитания через делитель частоты 6 и элемент ИЛИ

5- регулярная последова:5,ельность импульсов от генератора тактовой частоты, (ГТЧ), осуществляет текущий контроль состояния канала, реализуя метод последовательного анализа. Пороговый уровень реверсивного счетчика 2 устанавливается путем изменения коэффициента деления делителя частоты 6. Таким образом задается величина постоянной составляющей порогового уровня. Если разность между числом импульсов, поступающих в определенный промежуток времени

на входы сложения и вычитания реверсивного счетчика 2, превысит установленный пороговый уровень, то на его выходе появится сигнал браковки канала.

Блок 8 и коммутатор 9 позволяют регулировать пороговый уровень реверсивного счетчика 2 автоматически в зависимости от знака и величины изменения частости ошибок в канале связи. Так, в случае увеличения частости ошибок блок 8 на втором выходе формирует сигнал Ч {знак +), устанавливающий коммутатор 9 в положение, при котором сигнал, пропорциональный абсолютной величине приращения частости ошибок /±дк1, через умножитель 1, коммутатор 9 поступает через элемент ИЛИ 4 на вход сложения реверсивного счетчика 2, снижая его пороговый уровень. В

случае уменьшения частости ошибок блок 8 формирует сигнал О (знак ) устанавливающий коммутатор 9 в положение, при котором.сигнал, пропорциональный ±дК) , поступает на вход вычитания реверсивного счетчика 2, повышая его пороговый уровень. Таким образом формируется пеФеменная составляющая порогового уровня, знак которой определяется характером изменения частости ошибок (уменьшение или увеличение), а величина - значением {±лк| и коэффи циентом умножения умножителя 1. Умножитель 1 преобразует величину приращения частости ошибок (+дК) в серию импульсов, причем число импульсов в серии определяется коэффициентом умножения, выбираемым из условия обеспечения заданной оперативности и надежности оценки состояния конкретного канала связи.

Величина и знак приращения частости ошибок формируются блоком 8 путем подсчета числа ошибок за время At в предшествующий tj., (i-l)At и текущий t| iAt (,1,2...) интервалы времени с последующим их сравнением. Длительность интервеша At, определяемая формирователем 7, выбирается из условия лЪ -Твсп, где TBtn - средняя длительность кратковременного всплеска ошибок.

Предложенное устройство, позволяющее учитывать скорость изменения частости ошибок, является адйптивным к характеру изменения параметро канала связи.

Формула изобретения

Устройство контроля состояния канала связи, содержащее умножитель и реверсивный счетчик, вход сложения которого соединен с выходом блока обнаружения ошибок через первый элемент ИЛИ, а вход вычитания реверсивного счетчика соединен через второй элемент ИЛИ с выходом делителя частоты, вход которого объединен с входом формирователя сигналов временных интервалов, отличающееся тем, что, с целью повышения точности контроля, введены блок определения величины и знака приращения частости ошибок и коммутатор, при этом выход блока обнаружения ошибок через последовательно соединенные блок определения величины и знака приращения частости сшибок и умножитель подключен к первому входу коммутатора, второй вход которого соединен с вторым выходом блока определения величины и знака приращения .частости ошибок, второй вход которого соединен с выходом формирователя сигналов временных и.нтервалов, а первый и второй выхо ры коммутатора подключены к вторым

входам соответственно первого и второго элементов ИЛИ.

Источники информации, принятые во внимание при экспертизе

1. Заявка №2492612/18-09, 16.05.77, кл. Н 04 В 3/46, по которой принято решение о выдаче авторского свидетельства.

ВходВыход t

п