Устройство для передачи и приема сигнала двухградационных изображений Советский патент 1979 года по МПК H04N1/40 

1

Изобретение относится к связи и может использоваться для передачи телевизионных изображений по стандартным каналам связи.

Известно устройство для передачи и приема сигнала двухградаиионных изображений, содержащее на передающей стороне анализирующий блок, четьфе канала связи, а на приемной стороне блок записи l.

Однако известное устройство имеет низкую помехоустойчивость и требует широкой полосы пропускания.

Целью изобретения является увеличение помехоустойчивости и уменьшение полосы пропускания.

Для этого в устройство для передачи и приема сигнала двухградационных изображений, содержащее на передающей стороне анализирующий блок, четыре канала связи, а на приемной стороне блок записи, введены на передающей стороне шесть делителей частоты, инвертор, че- тьфе согласующих блока, а на приемной

стороне - четьфе пороговых блока, четыре RS -триггера, три элемента ИЛИ, два выходных триггера, шесть инверторов и двенадцать дифференцирующих блоков, при этом выход анализ1фующего блока подключен к входу первого делит&ля частоты через инвертор и к входу второго делителя частоты непосредствен- . но, выходы первого делителя частоты подклн чены к входу третьего делителя частоты и к входу четвертого делителя частоты COOTBQTW ственно, выходы второго делителя частоты подключены к входу пятого делителя частоты и к входу шестого делителя частоты COOTBGTW ственно,выходы третьего,четвертого,пятого и шестого делителей частоты подключены к входам первого, второго, третьего и четве1 того каналов связи соответственно через соответствующие согласующие блоки, а вы ход каждого канала связи подключен оек входу соответствующего порогового бтюча, при этом выход первого noporonot4 блока подключен через первый дифференшфуюпшй блок к первому входу первого Rgтриггера и через последовательно соединенные первый инвертхэр и второй дифферен1шрующий блок - к первому входу второго RS -триггера, выход второго порогового блока подключен через третий дифференшфующий блок к второму входу первого RS -триггера и через последовательно соединен1П51е второй инвертор и четвертый дифферентшрутощий блок - к второму входу второго RS -триггера, выход третьего порогового блока подключен через пятый дифференцирующий блок к первому входу третьего RS -триггера и через последовательно соединенные третий и}тертор и шестой дифференшфующий блок - к первому входу четвертого RS -триггера, выход четвертого порогового блока подключен через седьмой диф ференцирующий блок к второму выходу третьего RS -триггера и через последова тельно соединенные, четвертый инвертор и восьмой дифференшфующий блок - к второму входу четвертого RS -триггера, причем выходы первого и второго R S триггеров подключены к первому элементу ИЛИ, выход которого подключен через девятый дифференшфующий блок к первом входу первого выходного триггера и чере последовательно соединенные пятый инверт идесятый дифференцирующий блок - к перво му входу второго выходного триггера, выходы третьего и четвертого R S -триг геров подключены к второму элементу ИЛИ, выход которого подключен через одиннадцатый дифференцирующий блок к второму входу первого выходного тригге ра и через последовательно соединенные шестой инвертор и двенадцатый дифферен цирующий блок - к второму входу второго выходного тржтера, выходы же первого и второго выходных триггеров чере третий элемент ИЛИ подключены к блоку записи. На чертеже приведена структурная электрическая схема предложенного устройства. Устройство для передачи и приема сигнала двухградационных изображений содержит на передающей стороне анализирующий блок J., инвертор 2, щесть делителей частоты 3-8, согласующие блоки 9 и четьфе канала связи 1О-13, а на приемной стороне - четьфе пороговых блока 14-17, шесть инверторов 18-23, двенадцать дифференцирующих блоков 24- 35, четьфе RS -триггера 36-39., три элемента ИЛИ 4О-42, ава выходных триггера 43, 44 и блок записи 45. Устройство работает следующим образом . Двухградационный сигнал с выхода анализирующего блока 1 поступает на вход второго делителя частоты 4 непосредственно, а через инвертор 2 - на ход первого делителя частоты.3. Последовательности импульсов с выходов первого делителя частоты 3 поступают на третий и четвертый делители частоты 5, 6,а с выходов второго делителя частоты 4 - на пятый и шестой делители частоты 7,8. Через согласующие блоки 9, обеспечивающие необходимую коррекцию амплитудно-частотной характеристики каналов связи 10-13 и согласование, указанные последовательности импульсов с делителей частоты 5-8 соответственно поступают по каналам связи 10-13 на приемную сторону. На приемной стороне сигналы выде- т яются соответствующими пороговыми блоками 14-17 и через первый, третий, пятый и седьмой дифференцирующие блоки 24, 26, 28, 30 подаются на первый и третий R5 -триггеры 36, 38 непосредственно и через первый, второй, третий, четвертый инверторы 18-21 и второй, четвертый, шестой, восьмой дифференцирующие блоки 25, 27«, 29, 31 - на второй и четвертый RS-триггеры 37, .39. Последовательности импульсов с выходов первого и второго R9 -триггеров 36, 37 поступают на входы первого элемента ИЛИ 40, выходная последовательность импульсов которого соответствует последовательности импульсов на выходе -первого делителя частоты 3 на передающей стороне. Аналогичным образом выходные сигналы третьего и четвертого RS -триггеров 38, 39 подаются на входы второго элемента ИЛИ 41, выходной сигнал которого соответствует сигналу на выходе второго делителя частоты 4. Далее последовательности импульсов с выходов элементов ИЛИ 40, 41 с помощью девятого, десятого, одиннадцатого и двенадцатого дифференцирующих блоков 3235, пятого и шестого инверторов 22, 23 и выходных триггеров 43, 44 преобразовываются в последовательности, которыр, поступая на входы третьего элемента ИЛИ 42, образуют на его выходе последовательность импульсов, соответствующую исходному сигналу, которая поступает на вход блока записи 45. Предложенное устройство позволяет повысить помехоустойчивость от корот- кнх импульсных помех при одновременном сокращении полосы частот и может быть реализовано на дискретных интегральных схемах. Формула изобретения Устройство для передачи и приема сигнала двухградационных изображений, содержащр на передающей анализирующий блок, четьцче канала связи, а на приемной стороне блок записи, отличающееся тем, что, с целью увеличения помехоустойчивости и уменьщения полосы пропускания, в него введены на передающей стороне шесть делителей частоты, инвертор, четыре согласующих блока, а на приемной стороне четыре пороговых блока, четьфе RS -триг гера, три элемента ИЛИ, два выходных триггера, щесть инверторов и двенадцать дифференцирующих блоков, при этом выход анализирующего блока подключен к входу первого делителя частоты через инвертор и к входу второго делителя частоты непосредственно, выходы первого делителя частоты подключены к входу третьего делителя частоты и к входу четвертого делителя частоты соответственно, выходы второго делителя частоты подключены к входу пятого делителя частоты и к входу щестого делителя частоты соответственно, выходы третьего, четвертого, пятого и щестого делителей частоты подключены к входам первого, второго, третьего и четвертого каналов связи соответствено через соответствующие согласующие блоки, а выход каждого канала связи подключен к входу соответствующего порого вого блока, при этом выход первого порогового блока подключен через первый дифференцирующий блок к первому входу первого R S -триггера и через последовательно соединенные первый инвертор и второй дифференцирующий блок - к первому входу второго RS -триггера, выход второго порогового блока подключен через третий дифференцирующий блок к второму входу первого RS-триггера и черео последовательно соединенные второй инвертор и четвертый дифференцирующий блок к второму входу второго RS-триггера, выход третьего порогового блока подклк чен через пятый дифференцирующий блок к первому входу третьего Rs -триггера и через последовательно соединенны© третий инвертор и шестой дифференцирующий блок - к первому входу четвертого RS -триггера, выход четвертого порогового блока подключен через седьмой дифференцирующий блок к второму входу третьего RS -триггера и через последовательно соединенные четвертый инвертор и восьмой дифферентшрующий блок - к второму входу четвертого RS -триггера, причем вькоды первого и второго RS триггеров подключены к первому элементу ИЛИ, выход которого подключен через девятый дифференшфующий блок к первому входу первого выходного триггера и через последовательно соединенные пятый инвертор и десятый дифференцирующий блок - к первому входу второго выходного триггера, выходы третьего и четвертого RS -триггеров подключены к второму элементу ИЛИ, выход которого подключен через одиннадцатый дифференцирующий блок к второму входу первого выходного триггера и через последовательно соединенные щестой инвертор и двенадцатый дифференцирующий блок - к второму входу второго входного триггера, выходы же первого и второго выходных триггеров через третий элемент ИЛИ подключены к блоку записи. Источники информации, принятые во внимание при экспертизе 1. Авторское свидетельство СССР № 447856, кл. Н О4 N 1/28, 1972.