Способ синхронизации цифровой временной развертки с периодами трехфазной сети переменного тока Советский патент 1979 года по МПК H02P13/16 

(54) СПОСОБ СИНХРОНИЗАЦИИ :ЦИФРОВОЙ ВРЕМЕННОЙ РАЗВЕРТКИ С ПЕРИОДАМИ ТРЕХФАЗНОЙ СЕТИ ПЕРЕМЕННОГО ТОКА лающих аоэдействий,г периодами сети переменного тока, по которому измеряют длительность участковГ сети меж ду переходами через нуль напряжений фаз, вычисляют величину, характеризу ющую отклонение этой длительности от эталонной, пропорциональной периоду сети, формируют в зависимости от это величины корректирующее воздействие и корректируют им код цифровой развертки, воздействуя на частоту импул сов ее продвижения 3. Недостатком известного способа яв ляется сложность аппаратуры, необходимой для его реализации. Цель изобретения - повышение надежности работы и упрощение аппарату ры.. Поставленная цель достигается )Тем, что измеряют длительность пер,вого участка сети между переходом напряжения из минуса в плюс. и переходом напряжения фазы С из плюса в минус,-«длительность второго участка сети между переходом напряжения фазы G из плюса в и переходом напряжения фазы В из минуса в плюс/ измеряют длительность третье го участка сети между переходом напряжения фазы В из минуса в плюс и. переходом напряжения фазы А из плюс . в минус, длительность четвертого участка сети между переходом напряжения фазы А из плюса в минус и пере ходом напряжения фазы С из минуса в плюс, измеряют длительность пятого участка сети между переходом напряжения фазы С из минуса в плюс и переходом напряжения фазы В из плюса в минус, измеряют длительность шестого участка сети/между переходом напряжения фазы В и.з плюса в минус переходом напряжения фазы А из мину в плюс, вычисляют величину, характеризующую.откл1рнение длительности каждого участка сравнивая измеренн длительность с эталоном, численно равным одной шестой части периода сети, для каждого участка формируют в зависимости от этой величины кор-. ректирующее воздействие, которым управляют частотой импульсов продви жения синхронизируемой цифровой раз вертки на соответствующем участке срти, далее последовательно во времени суммируют коды откорректирован |ыx участков развертки первого, торого, третьего, четвертого, пятог и шестого, формируя развертку фазы А, последовательно;во времени сумми руют коды откорректированных участков развертки третьего, четвертого, пятого, шестого, первого и второго, формируя развертку фазы В, последовательно во времени суммируют коды откорректированных участков разверт ки пятого, шестого, первого, второго, третьего, четвертого, формируя развертку фазы С. На фиг. 1 изображена временная диаграмма работы устройства, реализующего заявляемый способ; н.а фиг. 2 изображена блок-схема устройства, реализующего данный, способ и содержащего входы 1, 2, 3, на которые поступают соответственно напряжения фаз А, В и С, соединенные с формирователями 4-9, причем формирователь 4, вырабатывает импульс в момент перехода напряжения фазы А из плюса в минус, формирователь 5, вырабатывает импульс в момент перехода напряжения фазы А из минуса в- плюс, формирователь 6, вырабатывает импульс в момент перехода напряжения фазы В из плюса в минус, формирователь 7, вырабатывает импульс в момент перехода напряжения фазы В из минуса в плюс, формирователь 8, вырабатывающий импульс в момент перехода напряжения фазы С из плюса в минус, формирователь 9, вырабатывающий импульс в момейт перехода напряжения фазы С из минуса в плюс. Выходы формирователей 4-9 соединены со входами блоков 10-15. Кроме того, выходы формирователей 4-9 соединены со входами блока 16 и входами элемента ИЛИ 17, где 10, 11, 12, 13, 14, 15- блоки вычисления и запоминания отклонения от эталона соответственно третьего, шестого, пятого, второго,- первого и четвертого участков фаз. Выходы 18-23 блока идентификации участков (фаз, на которых формируются логические сигналы, являющиесяпризнаками существования соответственно участков фаз первого, второго, третьего, четвертого, пятого и шестого соединены соответственно со входами ключей 24-29. Выходы блоков 10, 11, 12, 13, 14, 15 подключены соответственно к другим входам ключей 26, 29, 28, 25, 24 и 27. Выходы ключей 24-29 соединены со входами блока формирования корректи рующего воздействия 30. Выход блока 30 соединен с управляющим входом блока коррекции 31. Выход блока 31 соединен со входом счетчикаформирователя 32, вырабатывающего цифровую временную развертку, синхронизированную с началом и концом каждого участка сети. Выходы счетчика-формирователя 32 соединены со входами блока логики 33, к другим входам которого подключены выходы 18-23 блока идентификации 16. Блок логики 33 имеет выходы 34, 35,,-36, на которых формируются цифровые развертки соответственно фаз А, В и С. Выход тактового генератора 37 подключен ко входу блока коррекции 31 и ко входу счетчика-формирователя 38, Выход счетчика-форми вателя 38 подключен ко входам блоко 10-15. Выход логической схемы 17 подключен ко входам установки в нул счётчиков-формирователей 32, и 38. В устройстве одновременно осуществляются два рабочих цикла: изме рительный и цикл синхронизации. Измерительный цикл заключает.ся-;в следующем . Пусть в момент to на вход устрой ства 1 начинает поступать положительный полупериод фазы А(г, следовательно, блок 5 вырабатывает И1« пульс (фиг. 1,д), по которому в блоке 11 заканчивается вычисление длительности шестого участка сети. Затем в блоке 11 вычисляется отклонение этой длительности от длительности эталонной развертки, вырабатываемой счетчиком-формирователем 38. Величина отклонения запоминается в памяти блока 11 до момента tg, когда эта информация поступит в блок 30 для- формирования корректирующего воздействия. А затем в момент t в памяти блока 11 информация обновится. Кроме того, по тому же импульсу блока 5 в блоке 14 начинается измерение длительности первого участка сети. Далее, в момент Ц на вход 3 устройства начинае поступать отрицательный полупериод фазы С (фиг, 1, в). При этомблок 8 вырабатывает импульс (фиг, 1,з), по которому в блоках 14 и 13 совершаются те же операции, которые в момент tjj проводились соответственно в блоках 11 и 14, Аналогичные операции в соответствующих блоках проводятся в каждый момент перехода через нуль любой фазы, В результате в памяти блоков 10-15 хранится постоянно обновляющаяся информация об отклонениях длительностей всех участков фаз от эталонной. Таким образом, в ходе измерительного цикла осуществляются две операции из последовательности техноло- гических предлагаемого способа: измерение длительности шести участков фаз А,А,В,В,С,С, между последовательными переходами через нул напряжений фаз и вычисление величины, характеризующей отклонение этой длите льности от эталонной, синхронизации заключается в следующем. В момент tp импульс, выработанный в блоке 5, через схему ИЛИ 17 сбрасы вает эталонную развертку в счетчике формирователе 38 и развертку в счетчике-формирователе 32. синхронизируе мую с началом и концом каждого участ ка сети. Кроме того, импульс, вырабо танный в блоке 5, .проходит на вход блока 16. В результате на выходе 18 этого блока появляется логический сигнал АлВлС (фиг, 1,к), который служит признаком первого участка сети. По этому сигналу открывается ключ 24, и через него на вход блока 30 из блока 14 проходит информация, соответствуклдая величине отклонения длительности первого участка, полученной в предыдущем вычислении и хранящейся в памяти блока 14, Блок 30 осуществляет следующую технологическую операцию способа: формирует корректирующее воздействие в зависимости от величины, характеризующей отклонение от эталонной длительности участков фаз А,А,В,В,С,С между последовательными переходами через нуль напряжений фаз. При этом для каждого участка развертки формируется такое корректирующее воздействие, которое Позволит скомпенсировать отклонение , длительности соответствующего участка фазы от эталонной. В данном конкретном устройстве в момент to блок 30 по информации, полученной из блока 14, формирует, корректирующее воздействие, с помощью которого в синхрониз.ируемой развертке будет скомпенсировано отклонение длительности первого участка сети от длительности эталонной развертки счетчика-формирователя 32, Так, например, если блок 31 представляет, собой управляемый .делитель частоты, то блок 30 вычитает коэффициент деления делителя зависимости от длительности эталонной развертки Тд и отклонение длительностей текущего участка фазы от эталонной Л t,3TO можетбыть, например, постоянная на протяжении одного участка величина С выхода блока 30 корректирующее воздействие поступает на вход блока 31, Блок 31 осуществляет следующую технологическую операцию способа: коррекцию цифровой развертки, В описываемом устройстве.эта операция производится путем коррекции частоты импульсов, поступающих от генератора 37, В результате в счетчике-формирователе 32 формируется цифровая развертка, синхронизированная с первым участком сети по его началу в момент to и по концу в момент t , Так, если значение цифрового кода эталонной развертки в момент ее окънчания равно N, то изначение цифрового кода синхронизируемой развертки в момент окончания каждого участка М тоже будет равно N, В рассмотренном примере реализации блоков 30 и 31 .6 -Р частота импульсов, вырабатываемых генератором 3 + лТ длительность текущего конечного участка фазы. В момент t начинается отрицатель ный полупериод фазы С. Это соответствует началу второго участка сети, который закончитсяв момент t2. Затем в интервалах между t и t.и t. t, пройдут после(довательно участки сети третий, четвертый, пятый и шестой. Аналогичн тому, как в интервале времени от t до t в счетчике-формирователе 32 была сформирована цифровая развертка, .синхронизированная с первым участком сети, в последующие интервалы в счетчике - формирователе 32 будет сформирована последовательност цифровых разверток с постоянной амплитудой N и синхронизированных с началом и концом последовательно Bce . участков сети (фиг. 1, р), Эта последовательность поступает на входы блока логики 32. В соответт ствии с предлагаемым способом блок 33, используя информацию, поступаю-щую из блока идентификации 1G, формирует на выходе 34 цифровую развер ку фазы А, синхронизированную с началом и концом положительного и от рицательного полупериода этой фазы, последовательно суммируя коды скорректированных цифровых разверток, выработанных cчeтчикoм-фopмиpoвaтeл 32 и синхронизированных с началом концов участков сети первого, втрро го, третьего .и четвертого, пятого: и шестого. На выходе 35 блок 33 фор мирует цифровую развертку фазы Б, н используя для этой цели развертки счетчика -формирователя 32, начина Я с той, которая синхронизирована с началом и концом третьего участка сети, и далее четвертого; пятого, шестого, первого и второго. На выходе 36 блок 22 формирует цифровую}. развертку фазы С, используяпоследе вательно во времени развертки счетчика - формирователя 32, синхронизи рованные с пятым, шестым, первым, ; вторым, третьим и четвертым участками сети. В данном устройстве блок 33 работает следующим образом. На выходе 54 цифровая развертка начинается в момент te и до момента t, полностью | овпадает с той цифровой разверткой которая сформирована в счетчике-формирователе 32 и синхронизирована с первым участком сети. В момент t значение этой цифровой развертки будет равно N. Далее, на интервале от t до t цифровая развертка фазы А совпадает с разверткой счетчика-формирователя 32, синхронизированной со вторым участком сети, но с добавлением к 8 текуа1им цифровым значениям кода этой развертки величины N. В момент t.fe з,наченйе цифрового кода развертки фазы А будет равно 2N. Далее, для формирования цифровой развертки фазы А последовательно используются развертки счетчика формирователя 32, синхронизированные с участками сети третьим, четвертым,) пятым и шестым,, но с добавлением к текущим значениям цифровых кодов разверток соответственно величин2N, 3N, 4N, и ЬЫ. В момент t, значение цифрового кода развертки фазы А будет равно 6N. Затем произойдет сброс в О и цикл начнется сначала. Аналогично блок 33 формирует цифровые развертки фаз В и С, только Начинаются эти развертки соответственно в момент tg. и t. с цифровых разверток блока 32, синхронизированных с участками сети соответственно третьим и пятым (фиг. 1, Т,У), Таким образом, предлагаемый способ синхронизации позволяет с помощью .только одного канала синхронизации сформировать цифровые развертки, синхронизированные каждая с началом и концом положительных и отрицательных полупериодов .При реализации устройства, работающего по данному способу, на микросхемах малой интеграции необходимо 100 интегральных корпусов. Расчеты4показывают, :Что для |реализаци;1 устройства, работающего по способу-прототипу с Той же точностью, необходимо 228 корпусов интегральных микросхем. Снижение более чем в 2 раза аппаратурных йатрат приводитк повьошению надежной-ти работы и снижению стоимости устройства, реализующего способ. Формула изобретения Способ синхронизации цифровой временной разверткис периодами трехфазной сети переменного тока, состоящий в том, что измеряют длительность участков сети между переходами через нуль напряжений фаз, вычисляют величину, характеризующую отклонение этой длительности от эталонной, пропорциональной периоду сети, .формируют в зависимости от этой величины корректирующее воздействие и корректируют им код цифровой развертки, воздействуя на частоту импульсов ее продвижения, отличающийся тем, что, с целью повышения надежности и.упрощения аппаратуры .измеряют длительность первого, участка сети между переходом напряжения фазы А из минуса в плюс и переходом напряжения фазы-. С из плюса .в минус, длительность второго участка сети между переходом напряжения фазы С из плюса в минус и переходом напряжения фазы В из минус в плюс, измеряют дпительность третье го участка сети между переходом напряжения фазы В из минуса в плюс и переходом напряжения фазы А из плюса в минус, длительность четвертого участка сети между переходом напряже ния фазы А из плюса в минус и перехо дом напряжения фазы С из минуса в плюс, измеряют длительность пятого участка сети между переходом напряжения фазы С из минуса в плюс и пере ходом напряжения фазы В из плюса в минус, измеряют длительность шестого участка сети между переходом напряжения фазы В из плюса в минус и переходом напряжения фазы А из минуса в плюс, вычисляют величину, характеризующую отклонение длительнос и каждого участка, сравнивая измеренную длительность с эталоном, численн равным одной шестой части периода се ти, для каждого участка формируют в зависимости от этой величины корректирукнцее воздействие, которым управляют частотой импульсов продвижения синхронизируемой цифровой развер ки на соответствующем участке сети, далее последовательново временисуммируют коды откорректированными участков развертки первого, второго, третьего, четвертого, пятого и шестого, формируя развертку фазы А, последовательно во времени суммируют коды откорректированных участков развертки третьего, четвертого, пятого, шестого, первого и второго, формируют развертку фазы В, последовательно во времени суммируя коды откорректированных участков развертки пятого, шестого, первого и второго, третьего и ЧетвертогоГ; формируя развертку фазы С. Источники информации, принятые во внимание при экспертизе 1.Патент США 3601674, кл. 318-318, 1971 2.Авторское свидетельство СССР 191681, кл. Н 02 М 1/04, 1964. 3.Горский Ю. М., Могирев В. В., Фомин В. Д. Преобразователь цифрового кода управления в импульсы зажигания полупроводниковых и ионных вентилей Электричество, 3, 1966, с. 41-44.