Устройство для приема адресного вызова Советский патент 1979 года по МПК H04Q3/04 

I

Изобретение относится к радиотехнике и может использоваться в устройствах посылки и приема избирательного вызова.

Известно устройство для приема адресного вызова, содержащее последовательно соединенные переключатель, преобразователь сигнала, генератор синхроимпульсов и дешифратор, выход которого соединен с другим выходом преобразователя сигнала, при этом выход блока сравнения через интегратор подключен к входу блока индикации, а второй выход генератора синхроимпульсов через последовательно соединенные делитель частоты и элемент ИЛИ подключен к входу управляющего регистра, выход которого подключен к входу переключателя и к другому входу дешифратора 1.

Однако известное устройство имеет достаточно высокую вероятность ложных срабатываний, что снижает надежность его работы.

Цель изобретения - уменьшение ложных срабатываний.

Для этого в устройство для приема адресного вызова, содержащее последовательно соединенные переключатель, преобразователь сигнала, генератор синхроимпульсов и дешифратор, выход которого соединен с другим выходом преобразователя сигнала, при этом выход блока сравнения через интегратор подключен к входу блока индикации, а второй выход rejiepaTopa синхроимпульсов через последовательно соединенные делитель частоты и элемент ИЛИ подключен к входу управляющего регистра, выход которого подключен к входу переключателя и к другому входу дешифратора, введены

бистабильный элемент, элемент И и элемент сброса, при этом другой выход интегратора через бистабильный элемент подключен к первому входу элемента И, второй вход которого соединен с другим выходом

делителя частрты, выход элемента И подключен к другому входу элемента ИЛИ, выход которого через элемент сброса подключен к другим входам интегратора и делителя частоты, а выход интегратора подключен к дополнительному входу элемента ИЛИ.

Па чертеже представлена структурная электрическая схема предложенного устройства. Устройство для приема адресного вызова содержит переключатель 1, управляющий регистр 2, преобразователь 3 сигнала, генератор 4 синхроимпульсов, дешифратор 5, блок 6 сравнения, интегратор 7, бистабильный элемент 8, блок 9 индикации, делитель частоты 10, элемент И 11, элемент ИЛИ 12 и элемент сброса 13. Устройство работает следующим образом. Выходы анализируемых каналов много.канальной системы связи, сигналы в которой представлены в виде кодовой последовательности двух тональных частот, при помощи переключателя 1 поочередно подключаются к входу преобразователя 3, формирующего -..в соответствии с поступающей информацией определенные импульсные последовательности, которые, поступают на один из двух входов блока В, кроме того, используются для синхронизации фазы генератора 4, являющегося одновременно тактовым генератором для дешифратора 5, подключенного к второму входу блока 6. Управление работой переключателя 1 и смена кодовых последовательностей, поступающих из выхода дешифратора 5, обеспечивается управляющим регистром 2. Тактовые и.мпульсы для управляющего регистра 2 формируются посредством делителя частоты 10, первый вы.ход которого соединен с входом элемента ИЛИ 12, а второй выход - с входом, элемента И 11, второй вход которого соединен с бистабильным элементом 8. Частоты тактовых импульсов, поступающих с первого и второго выходов делителя частоты 10, существенно различны, т. е. первый выход делителя частоты 10 по отношению к второму является промежуточным, в связи с чем на управляющий регистр 2 могут поступать две последовательности тактовых импульсов: первая с частотой f и вторая с частотой Nf. Блок 6 сравнивает принимаемую кодовую последовательность с кодовой последовательностью, поступающей с выхода дешиф..ратора 5. Сравнение кодовых последовательностей производится поимпульсно. Совпадение каждой пары импульсов фиксируется в интеграторе 7. Результатыинтегрирования-подаются на вход бистабильного элемента 8. Если в результате интегрирования адресного признака, присущего данному каналу, в-приходящих сигналах не обнаружено (т. е. с выхода блока 6 сигналы в интегратор 7 не поступают), то со второго интегратора 7 на бистабильный элемент 8 подается управляющее напряжение: переводящее бистабильный элемент 8 в аднб 1здёух устойчивых состояний, характеризуемое выдачейразрещающего сигнала на первый вход элемента И 11, на второй вход которого в это время поступают импульсы со второго выхода делителя частоты 10. В результате воздействия сигналов на оба входа элемента И 1 1 он срабатывает и выдает через элемент ИЛИ 12 в управляющий регистр 2 сигнал, означающий прекращение анализа данного канала и переход к анализу следующего. ....: ..V Кроме того, сигнал с выхода элемента ИЛИ 12 поступает на .элемент сброса 13, который формирует сбросовый импульс, обеспечивающий перевод интегратора 7 и делителя частоты 10 в нулевое (исходное) состояние, что позволяет предотвратить ложное срабатывание устройства при анализе очередного канала за счет наличия в интеграторе 7 остаточной информации о результатах анализа предществующего канала и обеспечивает надежную работу устроиства. Если результаты предварительного интегрирования положительны, т. е. адрес, записанный в дешифраторе, начинает совпадать с приходящей кодовой последовательностью, то со второго выхода интегратора 7 на бистабильный элемент 8 управляющее напряжение не подается и он остается в том . устойчивом состоянии, которое характеризуется подачей сигнала запрета на первый вход элемента И 11. Вследствие этого элемент И П не срабатывает, сигнал на управляющий регистр 2 с его выхода не поступает и анализ данного канала продолжается. По прошествии интервала времени,необходимого для полного интегрирования, сигнал с первого выхода интегратора 7 подается в блок 9 и через элемент ИЛИ 12 - на управляющий регистр 2, что обеспечивает переход устройства к анализу следующего канала. Функции элемента сброса 13 при этом аналогичны рассмотре.нным выше. Если результаты предварительного интегрирования положительны, а полное интегрирование вследствие каких-либо причин не происходит, то перевод устройства к анализу следующего канала осуществляется принудительно. ., Формула изобретения Устойство для приема адресного вызова, содержащее последовательно соединенные переключатель, преобразователь сигнала, генератор синхроимпульсов и дешифратор, вы-, ход которого соединен с другим выходом преобразователя сигнала, при этом выход, блока сравнения через интегратор подклйчен к входу блока индикации, а второй выход гёнератора синхроимпульсов через последовательно соединенные делитель частоты и элемент ИЛИ подключен к входу управляющего регистра, выход которого подключен к входу переключателя и к другому входу дешифратора, отличающееся тем, что, с целью уменьшения ложных срабатываний, введены бистабильный элемент, элемент И и элемент сброса, при этом другой выход интегратора через бистабильный элемент подключен к первому входу элемента И, второй вход которого соединен с другим выходом делителя частоты, выход элемента И

подключен к другому входу элемента ИЛИ, выход которого через элемент сброса подключен к другим входам интегратора и делителя частоты, а выход интегратора подключен к дополнительному входу элемента ИЛИ.

Источники информации, принятые во внимание при экспертизе 1. Авторское свидетельство по заявке № 2409146, кл. Н 04 Q 5/00, 1976 (прототип).