Адаптивное вызывное устройство Советский патент 1981 года по МПК H04Q5/04 

Изобретение относится к связи н может использоваться в аппаратуре передачи н приема избирательного вызова. Известно адаптивное вызывное устройство, содержащее последовательно соединенные переключатель, преобразователь сигнала, блок синхронизации и дешифратор, последовательно соединенные блок сравнения и интегратор, выход которого подключен ко входу блока индика1ши и к первому входу элемента ИЛИ. а также управляющий регистр, дел1ггель частоты и бистабильный элемент, выход которого подключен к первому входу элемента И, при этом выходы преобразователя сигнала и дешифратора подключены ко входам блока сравнения, выход управляющего регистра подключе к другому входу дешифратора и ко входу переключателя, первый выход блока синхронизации подключен к первому входу делителя частоты, первый выход которого подключен к второму входу элемента И, выход элемента И подключен ко второму входу элемента ИЛИ, а выход элемента сброса к другому входу интегратора QОднако известное устройство имеет сравнительно невысокое быстродействие. Цель изобретения - повышение быстродействия. Указанная цель достигается тем, что в известном устройствевторой выход блока синхронизации подключен к первому входу бистабильного элемента, выход элемента ИЛИ ко второму входу делителя частоты, второй выход которого подключен ко входу управляющего регистра, третий выход делителя частоты через элемент сброса подключен ко второму входу бистабильного элемента, а другой выход интегратора - к третьему входу делителя частоты. На чертеже приведена структурная электрическая схема предлагаемого устройства. Адаптивное вызывное устройство содержит переключатель I, преобразователь 2 сигнала, блок 3 синхронизации, блок 4 сравнения, интегратор 5, блок 6 индикации, дешифратор 7, элемент ИЛИ 8, делитель Ч часюгы. управ.шющий регистр 10, элемент 11 copiva, Гиктзйи.чьный элемент 12 и элемент И . 3 Устройство работает cnez:iyromHM образом. Информационные последовательности всех каналов многоканальной системы связи, вызывные сигналы в которой представлены в виде кодовых последовательностей двух тональ ных частот, с помощью переключателя 1 поочередно подключается ко входу преобразователя 2, формирующего в соответствии с поступающей информацией определенные импульсные последовательности.Сформированные импульсные последовательности поступают на один из двух входов блока 4 к на вход блок 3,который вырабатывает тактовые импульсы для дешифратора 7 и исходные импульсы для делителя 9, Управление работой переключа1теля 1 и смен кодовых последовательностей, за1шсашо 1х в дешифраторе 7 (каждому каналу соответствует своя кодовая последовательность), обеспечивается с помощью управляющего регистра 10, тактовые импульсЬ дяя которого формируютс с.помощью делителя 9. В устройстве применяется С1шхронный спосо обработки сигналов. При этом используется метод фазирования по рабочим импульсам, заключающийся в том, что блок 3 выделяет из всего nOtOKa информаЕЩИ моменты смены полярности рабочих импульсов и формирует в указанные моменты временя импульсы синхронизации. Эти импульсы обеспечивают подстройку фазы тактовь1х импульсов дешифратора 7. Кроме того, импульсы синхронизации поступают на вход бистабильногб элемента 12 и переводят его в другое состояние. Так как формирование импульсов синхронизащи происходит только в моменты смены полярности рабочих импульсов, то при наличии в анализируемом канале помех (шумовых или посторонних) и отсутствии вызывных сигналов импульсы синхронизации с выхода блока 3 не поступают, и бистабильный элемент 12 находи ся в одном и том же устойчивом состоянии (исключение составляют только помехн, струк тура которых конгруэнтна структуре вызывны сигналов,-однако вероятность появления таких помех по сравнению с шумовыми достаточно мала).

Напряжение бистабильного элемента 12, состояние которого в данном случае определяется отсутствием импульсов синхронизации, прикладывается к первому входу элемента И 13, на второй вход которого поступают импульсы с первого выхода делителя 9. Поступление их .производится через промежутки времени t(n+l)t( где п - максимальное количество следующих подряд импульсов одной полярности в вызывных командах устройства; t - длительность одного импульса.

Формула изобретения

Адаптивное вызывное устройство, содержащее последовательно соединенные переключатель, преобразователь сигнала, блок синхронизации и дешифратор, последовательно соединенные блок сравнения и интегратор, выход которого подключен ко входу блока индика(ши и к первому входу элемента ИЛИ, а также управляющий регистр, делитель частогы и 6иПри наличии напряжения на обоих входах элемента И 13 последний срабатывает и через элемент ИЛИ 8 сбрасывает делитель 9 (а также интегратор 5 через элемент 11) в исходное состояние. При этом устройство подключается к следующему каналу. Если за время t(n+1 jt Q поступает хоть один импульс синхронизации, переводящий бистабильный элемент 12 в другое состояние, то элемент И 13 не срабатывает, и анализ данного канала продолжается. При этом блок 4 производит сравнение принимаемой кодовой последовательности с кодовой последовательностью, поступающей с выхода дешифратора 7. Сравнение кодовых последовательностей производится поимпульсно. Совпадение каждой пары импульсов фиксируется в интеграторе 5, который обеспечивает предварительное и полное интегрирование. Если в результате предварительного интегрирования адресного признака, присущего анализируемому каналу, в поступающих сигналах не обнаружено (т.е. с выхода блока 4 импульсы совпадения в интегратор 5 не поступают), то с другого выхода интегратора 5 на третий вход делителя 9 поступает сигнал, устанавливающий делитель 9 в нулевое состояние. Сброс интегратора 5 в этом случае обеспечивается с помощью элемента И. Если результаты предварительного интегрирования положительны, то анализ данного канала продолжается. По истечений времени полного интегрирования сигнал с выхода интегратора 5 поступает в блок ё н через элемент ИЛИ 8 сбрасывает делитель 9 в исходное состояние. Сброс интегратора 5 производится аналогично ранее рассмотренным случаям. Если результаты предварительного интегрирования положительны, а полное интегрирование вследствие каких-либо причин (обусловленных, например, воздействием помех) не произошло, то перевод устройства к анализу следующего канала осуществляется принудительно по истечении времени, обусловленного частотой тактовых импульсов, формируемых делителем 9. Таким образом,предлагаемое устройство обеспечивает высокое быстродействие.

стабильный элемент, выход которого подключен к первому входу элемента И, при этом выходы преобразователя сигнала и дешифратора подключены ко входам блока сравнения, выход управляющего регистра подключен к другому входу дешифратора и ко входу пере. ключателя, первый выход блока синхронизации подключен к. первому входу делителя частоты первый выход которого подключен ко второму входу элемента И, выход элемента И подключен ко второму входу элемента ИЛИ, а выход элемента сброса подключен к другому входу интегратора, отлич.ающееся тем, что, с целью повышения быстродействия, второй выход блока синхронизации подключен

К первому входу бистабильного элемента, выход элемента ИЛИ подключен ко второму входу делителя частоты, второй выход которого подключен ко входу управляющего регистра, третий выход делителя частоты через элемент сброса подключен ко второму входу бистабильного элемента, а другой интегратора подключен к третьему входу делителя частоты.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР по заявке N 2579244, кл. Н 04 Q 3/04, 1978 (прототип) .