Устройство для синхронизации двоичных сигналов в каналах с постоянными преобладаниями Советский патент 1980 года по МПК H04L7/02 

1

Изобретение относится к технике связи и может использоваться в аппаратуре передачи данных.

Известно устройство для синхронизации двоичных сигналов в каналах с постоянными преобладаниями, содержащее последовательно соед-лнея.чые опорный генератор, управляемый делитель частоты и фазовый дискриминатор, выход которого подключен к другому входу управляемого делителя частоты, а также делитель частоты, формирователь фронтов, блок обработки переднего фронта входного сигнала, блок обработки заднего фронта входного сигнала, элемент ИЛИ и формирователь импульсов управления 1,

Однако данное устройство имеет сложную схему.

Цель изобретения - упрощение устройства.

Для этого в устройстве для синхронизации двоичных сигналов в каналах с постоянными преобладаниями, содер-. Жсицем последовательно соединенные опорный генератор, управляемый де- . питель частоты и фазовый дискриминатор, выход которого подключен к другому входу управляемого делителя частоты, а также делитель частоты, формирователь фронтов, блок обработки переднего фронта входйого сигнала, блок обработки заднего фронта входного сигнала, элемент ИЛИ и формирователь импульсов управления, выход опорного генератора непосредственно И- через делитель частоты подключен к первым и вторым входам блоков обработки переднего и згцднего фронтов

10 входного, сигнала, выходы которых через последовательно соединенные элемент ИЛИ и формирователь импульсов управления подключены к другому входу фазового дискриминатора, при этом выходы формирователя фронтов подклю15чены соответственно к третьим и четвертым входам блоков обработки переднего и заднего фронтов входного сигнала и к другому входу формирователя

20 импульсов управления, другой выход которого подключен к управляющим входам блоков обработки переднего и заднего фронтов йходного сигнала, блоки обработки переднего и заднего

25 фронтов входного сигнала выполнены в виде первого и второго ключа, выходы которых через счетчик подключены к одному из входов третьего ключа, другой вход которого объединен

30 с соответствующим входом второго

ключа при этом два входа первого ключа, три входа;второго ключа и выход третьего ключа являются соответственно входами и выходом блоков обработки переднего и заднего фронтов входного сигнала, формирователь импульсов управления выполнен в виде последовательно соединенных первого элемента НЕ, первого элемента И-НЕ, первого триггера, формирователя импульсов и второго триггера, другой вход которого соединен с выходом второго элемента НЕ, вход которого объединен с другим входом первого элемента И-НЕ и с из входов второго Элемента И-НЕ, другой вход которого объединен со входом первого элемента НЕ и со вторым входом первого триггера, к третьему входу которого подключен выход второго элемента И-НЕ, причем второй вход первого триггера и вход второго элемента НЕ являются входами, а выходы формирователя импульсов и второго триггера выходами формирователя импульсов управления.

На фиг. 1 изображена структурная электрическая схема предложенного устройства; на фиг. 2 - временные диаграмгФл.

Устройство для синхронизации двоичных сигналов содержит опорный генератор 1, управляемый делитель 2 частоты, фазовый дискриминатор 3, делитель 4 частоты, формирователь 5 фронтов, блок 6 обработки переднего фронта входйого сигнала, блок 7 обработки заднего фронта входного сигнала, элемент -8 ИЛИ, формирователь

9импульсов управления, ключи 10,

11 и 12, элементы 13 и 14 НЕ, элеметы 15 и 16 И-НЕ, триггеры 17 и 18, формирователь 19 импульсов и счетчик 20 .

Устройство работает следующим образом.

При поступлении от формирователя 5 импульса переднего, фронта (положительн йя. посылка) делитель 4, ключ

10и счетчик 20 образуют счетчик емкостью N единиц, на вход которого поступает частота f от опорного генератора 1. К моменту появления заднего фронта (отрицательная посылка) в йчетчике 20 запоминается остаток X (фиг.2) положительной посылки, численно равный количеству импульсов частоты , поступающей на вход счетчика 20 (1/N - шаг коррекции;

Т. - Период элементарной посылки). В случае, если длительность посылки была пТ + X, где п - целое число тактов (п 0-К), в счетчике 20 запоминается только остаток X. После окончания положительной посылки ключ 10 эакрывае±ся, а ключ 11 открывается и на вход счетчика 20 начинает поступать частота f от опорного генератора 1. Отключение младшего разряда делителя 4эквивалентно делению записанного в счетчике двоичного числа на два с точностью до единицы младшего разряда. Если остаток X Т/ (фиг.26), то последний разряд счетчика 20 в момент окончания положительной посылки находится в состоянии О и на оба входа ключа 12 поступают высокие уровни, через элемент 8 ШШ высоким уровнем открыва,ется элемент 16 И-НЕ, пропуская импульс заднего фронта положительной посылки от формирователя 5 на вход триггера 17, который устанавливается в состояние . Этим же фронтом триггер 18 устанавливается в состояние 1 . В этом случае первый импульс заполнения счетчика 20 переводит триггер 17 в состояние формируя выходной импульс управления на фазовый дискриминатор 3. Этот процесс ocfyщecтвляeтcя следующим образом. Импульс заполнения счетчика 20 формируется через интервал времени Т/2-х/а от момента окончания посылки (фиг.26) или через интервал времени Т/2от середины остатка X положительной посылки, и через открытый Клю 12 и элемент 8 ИЛИ поступает на вход триггера 17, переводя его в состояние О.

На выходе формирователя 19 формируется импульс управления (фиг.26), поступающий в фазовый дискриминатор 3. Этот импульс переводит триггер

О

18

На выходе тригв состояние

гера 18 формируется импульс от фронта посылки до импульса управления, закрывающий ключ 11.

Если остаток (фиг.2в) , то последний разряд счетчика 20 в момент окончания положительной посылки находится в состоянии . При этом низким уровнем на выходе элемента 8 ИЛИ через элемент 13 НЕ открывается элемент 15 И-НЕ, через который фронт отрицательной посылки из формирователя 5 устанавливает триггер

17 в состояние

Теперь на выходе счетчика 20 необходимо сформировать два импульса (каждый через интервал Т/2), определяемый емкость счетчика 20, т.е. триггер 17 выдаст импульс управления через интервал времени Т от середины остатка х (фиг.2в) .

Таким образом, второй импульс счетчика 20 появляется через интерв времени

. -т

от момента окончания положительной посылки или через интервал времени Т-Х/7.-|-Х./2 Т от середины остатка, принимаемой посылки. Этот импульс, сформированный на выходе триггера 17, поступает на вход фазового дискминатора 3 и одновременно переводит в состояние О триггер 18, который закрывает ключ 11. Процесс обра ботки отрицательной посылки аналог чен вышеописанному. Начало обработк отрицательной посылки начинается в момент появления положительного пер пада заднего фронта, поступ щего и формирователя 5. Предложенное устройство имеет простую схему, Формула изобретения 1, Устройство для синхронизации двоичных сигналов в каналах с посто янными преобладаниями, содержащее последовательно соединенные опорный генератор, управляемый делитель час тоты и фазовый дискриминатор, выход которого подключен к другому входу управляемого делителя частоты а так же делитель частоты, формирователь Фронтов, блок обработки переднего фронта входного сигнала, блок обработки заднего фронта входного сигна ла, элемент ИЛИ и формирователь импульсов управления, отличающееся тем, что, с целью упрощения устройства, выход опорного генератора непосредственно и через делитель частоты подключен к первым и вторым входам блоков обработки переднего и заднего фронтов входного сигнала, выходы которых через последовательно соединенные элемент ИЛИ и формирователь импульсов управления подключены к другому входу фазового дискриминатора, при этом выходы, формирователя фронтов подключены соответственно к третьим и четвертым входам блоков обработки переднего и заднего фронтов входного сигнала и к другому входу формирователя импуль сов управления, другой выход которого подключен к управляющим входам блоков обработ ки переднего и заднего Фронтов,входного сигнала. 2.Устройство по п.1, о т л и чающееся тем, что блоки обра-ботки переднего и заднего фронтов входного сигнала выполнены в виде первого и второго ключа, выходы которых через счетчик подключены к одному из входов третьего ключа, другой вход которого объединен с соответствующим входом второго ключа, при этом два входа первого ключа, три входа второго и выход третьего ключа являются , юответственнЪ входами и выходом блоков обработки переднего и заднего фронтов входного сигнада. 3.Устройство по П.1, о т л и - . чающееся тем, что формирователь импульсов управления выполнен в виде последовательно соединенных первого элемента НЕ, первого элемента И-НЕ, первого триггера, формирователя импульсов и второго триггера, другой вход которого соединен с выходом второго элемента НЕ, вход которого .объединен с другим входом первого элемента И-НЕ и с одним из входов второго элемента И-НЕ, другой вход которого объединен со входом первого элемента НЕ и со вторым входом первого триггера, к третьему входу которого подключен выход второго элемента И-НЕ, причем второй вход первого триггера и вход второго элемента НЕ являются входами, а выходы формирователя импульсов и второго триггера - выходами формирователя импульсов управления. Источники информации, принятые во внимание при экспертизе 1. Авторское свидетельство СССР №482023, кл. Н 04 L 7/02, 1972 (прототип) .

а «

и т/а-ш

Г

. ,

I I I И т/а -ч I

1 I I 1 h I.

Lr/g-jra

070.2. 2