Устройство кодирования и декодирования видеоинформации Советский патент 1980 года по МПК H04N7/16 

Изобретение относится к области телевидения. Известно устройство кодирования и декодирования,видеоинформации, содержащее :последовательно включенные входной согласующий усилитель, селектор синхросигнала, блок управления, коммутатор сигнала изображения и - выходной согласующий усилитель, второй вход котброго соединен с вто рым выходом селектора синхросигнала выход которого подключен к входу генератора импульсов тактовой частоты 1 , Однако известное устройство обла дает недостаточно высокой помехоуотойчиврстью и степенью маскировки видеоинформации. Целью изобретения является повышение степени маскировки .видеоинфор мации и помехоустойчивости. Для этого Б устройство кодирования и декодирования видеоинформации содержащее последовательно включенные входной согласующий усилитель, селектор синхросигнала, блок управления, коммутатор сигнала изображения и выходной согласующий усилит д второй вход которого соединен с вто рым выходом селектора синхроститт1ала выход котоТрого подключен к входу генератора импульсов тактовой частоты, введены последовательно включенные блок выбора кода, генератор последовательности псевдослучайных чисел, второй вход которого соединен с выходом генератора импульсов тактовой частоты, коммутатор адресного сигнала, соединенный,вторым и третьим входами соответственно с выходом генератора импульсов тактовой частоты и с вторым выходом блока управления, первый адресный регистр и первый блок памяти, второй вход которого и выход соединены соответственно с вторым выходам и вторым входом коммутатора сигнала изображения, последовательно включенные второй адресный регистр, соединенный входом с вторым выходом коммутатора адресного сигнала, и второй блок памяти, второй вход и выход которого соединены соответственно с третьим выходом и третьим входом коммутатора сигнала изображения, аналого цифровой преобразователь, вход и выход которого соединены соответственно с входом селектора синхросигнала и с четвертым входом коммутатора сигнала изображения, причем

второй выход блока выбора кода соединен с третьим входом выходного согласующего усилителя.

На чертеже представлена структурная электрическая схема предложенного устройства.

Устройство кодирования и декодирования видеоинформации содержит последовательно включенные входной согласующий усилитель 1, селектор синхросигнала 2, блок управления 3, коммутатор 4 сигнала изображения и выходной согласующий усилитель 5, второй вход которого соединен с вторым выходом селектора синхросигнала 2. Выход последнего подключен к входу генератора импульсов тактовой частоты 6. Кроме того устройств кодирования содержит блок 7 выбора кода, генератор 8 последовательности псевдослучайных чисел, коммутатор 9 адресного сигнала, первый адресный регистр 10 и первый блок памяти 11, второй адресный регистр 12 и второй блок памяти 13, аналогоцифровой преобразовател-ь. 14.

Второй вход генератора 8 последовательности псевдослучайных чисел соединен с выходом генератора б импульсов тактовой частоты. Второй и третий входы KOMMi-TaTopa адресного сигнала 9 соединены соответственно с выходом генератора 6 импульсов -татовой частоты и с вторымвыходом блока управления 3, Второй вход и выход первого блока памяти 11 соединены соответственно с вторым выходом и вторым входом комг татора 4 сигнала изображения. Вход второго адресного регистра 12 соединен с вторым выходом коммутатора 9 адресного сигнала. Второй вход и выход второго блока памяти 3 .соединены . соответственно с третьимвыходом и третьим входом комг-5утатора 4 сигнала изображения. Вход и выход аналолцифрОБОго преобразователя 14 соединены соответственно с входам селектора синхросигнала 2 и с четверть5м входом коммутатора сигнала изобргже:Ния 4. Второй выход блока 7 выбора кода соединен с .третьим входом выходного согласующего усилителя 5,

В ре-жиме кодирования устройст&о работает следующим образом.

Исходный полный видеосигнал через входной согласующий усилитель 1 поступает на вход селектора синхросигнала 2. Выделенный им сигнал синхронизации поступает на блок управления 3. и генератор б импульсов тактовой, частоты, В последнем сигнал синхронизации осуществляет фазирование последовательности импульсов тактовой частоты. Выход вхоного согласующего усилителя 1 соединен также через аналого-цифровой преобразователь 14 с четвертым входом ком1«1утатора 4 сигнала изображения, осуществляющего последовательное (через ка,др) подключение выходного сигнала аналого-цифрового преобразователя 14 к входам либо первого блока памяти 11, либо второго блока памяти 13. Последовательность переключения задается поступающим на коммутатор 4 сигнала изображения сигналом .блока управления 3.Входы блоков памяти 11 и 13 соединены соответственно с выходами адресных регистров 10 и 12, на входы которых поступают выходные сигналы с коммутатора 9 адресного сигнала, также управляемого блоком управления 3. На второй вход коммутатора поступает последовательность импульсов тактовой частоты от генератора 6 импулсов тактовой частоты, на первый последовательность псевдослучайных чисел от генератора 8 последовательности псевдослучайных чисел. Последовательность содержит числа от единицы до N, где N число номинальных элементов разложения в ИСХОДНОМ видеосигнале. Порядок следования чисел в последовательности определяется сигналом управления, поступающим на управляющий вход генератора от блока выбора кода 7. Код последовательности псевдослучайных чисел поступает на выходной согласующий усилитель 5 для замешивания в зашифрованный видеосигнал в интервалах обратного хода. На выходной согласующий усилитель 5 подаются также синхросигнал с выхода селектора синхросигнала 2 и зашифрованный видеосигнал с выхода коммутатора 4 сигнала изображения. Коммутаторы 4 и 9 работают синфазно так, что в том кадре, в котором на первый блок памяти 11 поступает исходный видеосигнал, первый адресный регистр 10 соединяется с генератором б импульсов тактовой частоты. В этом же интервале времени второй блок памяти 13 соединяется своим выходом через коммутатор 4 сигнала изображения с входом выходного согласующего усилителя 5, а на второй адресный регистр 12 (работающий при этом в режиме прямой установки числа, а не в режиме счета) поступает последовательность псевдослучайных чисел. В следующем кадре выход первого блока памяти 11 будет подключен коммутатором к входу выходного согласующего усилителя 5 первый адресный регистр 10 - к выходу генератора 8 последовательности псевдослучайных чисел и поле памяти блока памяти 11, заполненное по закону развертки исходного видеосигнала, будет считываться по псевдослучайному закону. В этом же интервале времени второй блок памяти 13 будет соединен своим входом

с выходом аналого-цифрового преобразователя 14, а второй адресный регистр 12 - с выходом генератора импульсов тактовой частоты 6. После памяти блока памяти 13 будет заполняться по закону развертки исходного видеЪсигнала.

Работа устройства в режиме декодрования отличается от описанной тем что при работе блока Пс1мяти в режим записи на его адресный регистр поступает .через коммутатор 9 адресного сигнала последовательность псевдослучайных чисел. Порядок следованиячисел в последовательности, как и при кодировании, определяется сигналом управления от блока 7 выбора кода. При этом адрес.ячейки памяти, в которую записывается мгновенное значение сигнала изобрсокения, будет соответствовать адресу ячейки памя7 ти кодирующего устройства на передающем конце, из которой это мгновеное значение сигнала изображения извлечено при передаче. В результате по истечении интервала прямого хода по кадру после памяти будет заполнено в той последовательности мгновенных значений сигнала изображения, которая соответствует исходному изображению. Для считывания декодированного сигнала с блока памяти его адресный регистр коммутатором 9 адресного сигнала подключается к генератору 6 импульсов тактово частоты и считывание производится по закону развертки исходного видеосигнала.

Из описания режимов кодирования и декодирования очевидно, что различие между ними состоит только во взаилетой фазировке коммутаторов 4 и 9. В режиме кодирования к адресному регистру блока памяти 11 или 13 должен быть подключен генератор 6 импульсов тактовой частоты, а к адресному регистру считываемого блока памяти должен быть подключен генератор 8 последовательности псевдослучайных чисел. В режиме декодирования на адресный регистр заполняемого блока памяти должен быть подключен генератор 8 последовательностей псевдослучайных чисел, а к адресному регистру считываемого блока памяти должен быть подключен генератор 6 импульсов тактовой частоты. Переход от режима кодирования к режиму декодирования осуществляется внутренней коммутацией в блоке управления 3. Возможность использования одного и того же устройства и на передающей и на приемной стороне с переключением режима прием-передача дает значительные технические преимущества при эксплуатации аппаратуры.

Формула изобретения

Устройство кодирования и декодирования видеоинформации, содержсццее последовательно включенные входной согласующий усилитель, селектор синхросигнала, блок управления, ком

мутатор сигнала изображения и выходной согласующий усилитель, второй вход которого соединен с вторым выходом селектора синхросигнала, выход которого подключен ко входу генератора импульсов тактовой частоты, отличающееся .тем, что, с целью повышения степени маскировки видеоинформации и помэхоустойчйвости, введены последовательно включенные блок выбора кода, генератор последовательности псевдослучайных чисел, второй вход которого соединен с выходом генератора импульсов тактовой частоты, коммутатор адресного

сигнала, соединенный вторым и третьим входами соответственного выходом генератора импульсов тактовой частоты и с вторым выходом блока управления, первый адресный регистр и первый блок памяти, второй вход которого и выход соединены:соответственно с вторым выходом У вторым входом коммутатора сигнала изображения, последовательно включенные второй адресный регистр, соединенный входом

с вторым выходом коммутатора адресного сигнала, и второй блок памяти, второй вход и выход которого соединены соответственно с третьим выходом и третьим входом коммутатора

сигнала изображения, аналого-цифроой преобразователь, вход и выход которого соединены соответственно входом селектора синхросигнгша и четвертым входом комм:/татора сигала изображения, причем.второй выод блока выбора кода соединен с ретьим входом выходного согласуюего усилителя.

Источники информации,

ринятые во внимание при экспертизе

1. Патент Японии 51-12483, кл, 97 (5) А15, 1976 (прототип).

/J

12