Устройство для измерения параметров линейных микросхем Советский патент 1980 года по МПК G01R31/28 

1

Изобретение относится к электрон ной технике и может быть использовано в производстве линейных микросхем .компараторов напряжений и операционных усилителей) для измерений с по- 5 вишенной точностью группы параметров, требующих предварительной балансировки испытуемой микросхемы.

Известно устройство для измерения параметров линейных микросхем, 10 использующее вспомогательные усилители в цепи обратной связи в целях автобсшансировки и автоматизации измерений параметров l .

Недостатком устройства является |5 то,что оно не может обеспечить требуемой точности измерения в случаях когда выход испытуемой микросхемл заиумлен.

Наиболее близким к пpeдr aгae «oмy 20 является устройство для измерения параметров линейных микросхем, содержащее первый и второй компараторй, неинвертиругацие входы которых соединены с выходами соответствующих 25 источников опорного напряжения, первый RS-триггер, S-вход которого соединен с контактами кнопки Пуск, генератор синхроимпульсов, управляемый с выхода первого задакяцего гене- 30

ратора, первый цифроаналоговый преобразователь, согласующие резисторы, блок индикации 2 .. ;

Недостатком известного устройства является низкая точность измерений.

Цель изобретения - повышение точности измерений.

Указанная цель достигается тем, что в устройство для измерения параметров линейных микросхем, содержащее первый и второй компараторы, неинвертирукяцие входы которвлх соединены с выходс1ми соответствукл 5их источников опорного напряжения, первый RS-триггер, S-вход которого соединен с контактами кнопки Пуск, генератор синхроимпульсов, управляемый с выхода первого задающегогенератора блока управления, первый цифроаналоговый преобразователь, согласующие резисторы, блок индикации, введены второй цифроаналоговый преобразователь, третий компаратор, RS-триггеры, элементы 2И-НЕ, элемент Исключакщее ИЛИ, счетчик числа ступенек, счетчик циклов, вычислительный блок, двухпозиционные и четырехпозиционный переключатели, причем выходные зажимы испытуемой линейной микросхемы соединены с инвертирующими входами первого, второго и третьего компараторов, йеинвертирующий вход которых соединен с выходом соответствующего источника опорного напряжения, выход первого коМпаратора соединен с R-входом первого RS-триггера, а его выход соединен с запрещающим входом первого цифроаналогового преобразователя, счетный вход которого соединен со счетным входом второго цифроаналогового преобразователя, с первым входом первого элемента 2И-НЕ и.первым выходом генератора синхроимпульсов, второй выход которого соединён со входами Строб первого, второго и третьего компараторов, а третий ВБрсод генератора синхроимпульсов соединен с одним из входных зажимов исптуемой линейной микросхемы, каждый из других входных зажимов которой через согласующий резистор, шунтированный двухпозиционным переключателе соединен с соответствующим контактом четырехпозиционного переключателя, который через соответствующий согласющий резистор соединен с общей шиной выход первого цифроаналогового преобразователя и аналоговый выход второго цифроаналогового преобразователя через соответствующие согласующие резисторы соединены с одним из кон.тактов и общим контактом четырехпозиционного переключателя соответственно, а управляющие входы первого и второго цифроаналоговых преобразователей соединены с выходами соответствующих задающих генераторов блока управления,цифровой выход вторго цифроаналогового преобразователя соединен с первыми входами второго и третьего элементов 2И-НЕ, а его разрешающий вход соединен с выходом второго RS-триггера, R-вход которого соединен с выходом второго элемента 2И-НЕ, а его S-вход соединен с S-выходом третьего RS-триггера, с R-входами четвертого и пятого RS-триггеров, с четвертым выходом генератора синхроимпульсов, первый и второй выходы третьего RS-триггера соединены соответственно со вторыми Входами второго и третьего элемента 2И-НЕ, а R-вхОд RS-триггера соединен с выходом счетчика ступенек, параллельный цифровой выход которого соединен со входом вычислительного блока, El его счетный вход соединен с выходом первого элемента 2И-НЕ, второй вход которого соединен с выходом элемента исключающее ИЛИ,входы которого соединены с выходами четвертого и пятого RS-триггеров, S-входы которых соединены с выходами второго и третьего компараторов, при этом выход третьего элемента 2И-НЕ оединен со счетным входом счетчика циклов, параллельный выход которого

соединен со вторым входом вычислительного блока, выход которого соединен с первым входом блока индикации, второй вход которого и один. из входов вычислительного блока соединены с выходами соответствующих задающих генераторов блока управления.

На чертеже представлена принципиальная схема устройства.

Устройство состоит из линейной микросхемы 1, выход которой подключен к инвертирующему аналоговому входу первого компаратора 2, на неинвертирующий аналоговый вход которого подается фиксированное опорное напряжение UOH . ( + 1,t В) .выход которого подключен ко входу R первого RS-триггера 3, на S-вход которого подают команду Пуск, выход которого подключен к запрещающему входу первого цифроаналогового преобразователя 4 . Счетный вход последнего подключен к первому выходу синхрогенератора 5. Третий выход последнего подключен ко входу Строб испытуемой микросхемы 1. Второй выход синхрогенератора 5 подключен ко входу Строб первого компаратора 2. На программно управляемый вход цифроаналогового преобразователя 4 подают соответствующий потенциал Uy из блока управления (на схеме не показан) . Аналоговый выход цифроаналогового преобразователя 4 подключен через один из согласующих резисторов 6 и соответственно ско утированный один из ключей 7 к неинвертирующему, входу испытуемой линейной микросхемы 1, причем ее инвертирующий вхо через согласующие резисторы 6 и другой ключ 7 подсоединен к земле.

Аналоговый выход второго цифроаналогового преобразователя 8 через один из резисторов 6 подключен к средней точке четырехпозиционного ключа 9, первое положение 1 которого нейтрально, второе положение II коммтирует аналоговый выход цифроаналогового преобразователя 8 к неинвертирующему входу испытуемой микросхемы 1, третье положение 111 коммутирует аналоговый выход цифроаналогового преобразователя 8 к инвертирующему входу испытуемой микросхемы 1, четвертое положение TV коммутируе аналоговый выход цифроаналогового преобразователя 8 к соединенным вместе аналоговым входам испытуемой микроохе№а 1. Счетный вход цифроаналогового преобразователя 8 подключен к третьему выходу синхрогенератора 5, разрешающий вход цифроаналогового преобразователя 8 подключен к выходу третьего RS-триггера 10. На программное управляемый вход цифроаналогового преобразователя 8 подается потенциал иу2,из блока управления. Цифровой выход цифроаналогового

преобразователя 8 (выход импульса переноса) подключен к первым входам первого 11 и третьего 12 элементов 2И-НЕ, Входы Строб второго 13 и третьего 14 вспомогательных компараторов подключены к первому выходу синхрогенератора 5, а инвертирующие аналоговые входы - к выходу испытуемой микpocxe ы 1, на неинвертирующие входы вспомогательных компараторов 13 и 14 подаются опорные напряжения Upp э соответственно Выходы вспомогательных компараторов 13 и 14 подключены к 5 входам четвертого 15 и пятого 16 RS-триггеров, объединенные входы R которых подключены к четвертому выходу синхрогенератора 5. Выходы RS-триггеров 15 . и 16 подключены к соответствующим входам элемента Исключающее ИЛИ

17,выход которого подключен к одному из входов второго элемента 2И-Н

18,другой вход которого подключен к третьему выходу синхрогенератора 5. Выход второго элемента 2И-НЕ IS . подключен к счетному входу счетчика

19 числа ступенек, параллельный выход которого подключен к соответствующему входу вычислительного блока 20. Выход старшего разряда счетчика 19 числа ступенек подключен к R-вход второго RS-триггера 21, S-вход которого подключен к четвертому выходу синхрогенератора 5, S-выход подключе ко второму входу третьего элемента 2И-НЕ 12, R-выход подключен ко второму первого элемента 2И-НЕ 11, выход которого подключен к R-входу третьего RS-триггера 10, S-вход которого покдлючен к четвертому выходу синхрогенератора 5. Выход третьего элемента 2И-НЕ подключен к счетному входу счетчика 22 циклов, параллельный выход которого подключен к соответствующему входу вычислительного блока 20, на управляющий вход которого подан соответствующий потенциал из блока управления. Выход вычислительного блока 20 подключен ко входу блока 23 индикации,на другой вход которого из блока управления подан соответствующих потенциал.

В режиме измерения коэффициента усиления испытуемой линейной микросхемы устройство работает следующим образом.

В исходном состоянии ключи 7 замкнуты, ключ 9 в нейтральном положеНИИ, RS-триггер 3 опрокинут, на его выходе низкий логический потенцигш, вследствие чего циФроаналоговый преобразователь 4 заторможен, выход исптуемой микросхемы принимает значение логического нуля либо логической единицы. С подачей команды Пуск на S-вход триггера 3 на его выходе устанавливается состояние единицы, циФроаналоговый преобразователь 4

вырабатывает ступенчато изменяющееся кокшенсирующее напряжение, которое с аналогового выхода цифроаналогового преобразователя 4 через один из резисторов б подается на неинвертирую1-щй вход испытуемой микросхемы. При выполнении на выходе испытуемой микросхемы соотношения

(ex- V Kui1,«B,

где и,

gx компенсирующее напряжение; вырабатываемое цифроаналоговым преобразователем 4; cii напряжение смещения входа

испытуемой микросхемы 1; Ку - коэффициент усиления испытуемой микросхемы 1; алгебраическая разность, компаратор 2 срабатывает, вызывая опрокидывание триггера 3, вследствие чего с выхода последнего на разрешающий вход цифроаналогового преобразователя 4 подается нижний логический потенциал. Таким образом осуществляется грубая компенсация напряжения смещения испытуемой микросхемы 1.

Далее четырехпозиционный ключ 9 . ставится в положение П1, коммутируя тем самым аналоговый выход второго цифроаналогового преобразователя 8 к инвертирующе входу испытуемой микросхемы 1. На программно управляемые входы схемы подаются соответствующие потенциалы Uy,,, U,,, Uij4, Цх12 опэ из блока управления. Вследствие этого циФроаналоговый преобразователь 8 вырабатывает ступенчато-изменяющееся напряжение с весом ступеньки h, значительно меньщим веса ступеньки цифроаналогового преобразователя 4. Импульсы Строб, снимаемые со второго выхода синхрогенератора 5, сдвинуты по времени относительно тактирующих импульсов, снимаемых с третьего выхода синхрогенератора, на величину, превышающую время установления цифроаналогового преобразователя 8, а импульсы Строб, подаваемые с первого выхода синхрогенератора 5 на логические входы Строб компараторо 2, 13, 14, сдвинуты по времени относительно тактирующих импульсов на величину, учитывающую также время задержки испытуемой микросхемы 1. Опорные напряжения тг +0,7 В и Upna +2,1В образуют потенциальный коридор, попадая в который, выходное напряжение испытуемой микросхемы 1 вызывает поочередное срабатывание либо триггера 15, либо 16, вследствие чего элемент Исключающее ИЛИ 17 вырабатывает логическую единицу, подаваемую на вход второго элемента 2И-НБ 18, который при поступлении на его второй вход тактирующих импульсов с третьего выхода синхрогенератора 5, инвертирует последние и подает на счетный вход счетчика 19 ступенек. Число ступенек, записывае мое в счетчик 19 за один цикл работ цифроаналогового преобразователя 8 равно опг.- опъ /h KXJ Следовательно, число ступенек п обратно пропорционально Ку. Так ка выход микросхемы 1 при развертывани ее работы в коридоре ц зашумлен вследствие больших токов (аддитивным шумом), то дискретност изменения выходного напряжения испы туемой линейной микросхемы 1 записы в.ается в виде 4UBbix + , где - центрированная случайная величи с равномерностью напряжения. Поэтом число ступенек, записываемое в счет чик 19 при одиночном измерении, т.е за один цикл развертывания работы выхода испытуемой микросхемы 1, по времени равно . п;; и /{hKy+Z d) n +Дп О, 1, 2, ... Учитывая спектральную плотность распределения и ограничивая ее мгно венное амплитудное значение, следуе ожидать, что И d О или &.л i Так как Ку является неизвестной личиной, случайной вследствие техно логического разброса этого параметр от микросхемы к микросхеме, либо под воздействием термонестабильности, причем этот параметр Кь является искомым, запишем его значение для одиночного измерения числа п| Ку Дивых/Дивх UK/(h(n +ДП.)) где величина, Vi - случайная величина, j 1 . 2 Для уменьшения влияния дп} на точ ность измерений целесообразно прибегнуть к процедуре усреднения 5 пN-1 Т « где N - число циклов, )М-1)/{ь| nj); Ку - К « ку, где Кц - математическое ожидание д. случайной величины; Ку, - оценка случайной величины; Кл - одиночная (i-тая) реализаци Для этой цели цифроаналоговый пре образователь 8 циклически повторяет развертывание работы выхода испытуемой микросхемы 1, в потенциальном ко ридоре UK Uon - Uon2 I. S приче .p счетчик 19 заносятся получаемые таким образом значения, а в счетчик 22 циклов записывается количество циклов N, для чего цифровой выход (выход переноса счетчика) циф.юаналогового преобразователя 8 подключается ко входу элемента 12 2И-НЕ, другой выход которого подключается к выходу 5-триггера 21, который взведен соответствующий перепадом, снимаемым с четвертого выхода синхрогенератора 5. Счетчики 19 и 22 таким образом накапливают общие числа Inj - ступенек и N циклов до тех пор, пока на цифровом выходе счетчика 19 (выход старшего разряда) не появляется отрицательный перепад, который опрокидывает триггер 21, выход S которого запрещает подсчет следующего цикла через элемент 12 2И-НЕ, выход R которого подает разрешающий потенциал на вход элемента 11 2И-НЕ, вследствие чего на выходе этого элемента устанавливается отрицательный потенциал, опрокидывающий триггер 10, выход которого подает запрещакядий потенциал на соответствующий вход цифроаналогового преобразователя 8. В результате в счетчик 19 записывается сумма .п;,в счетчик 22 - число циклов N. Параллельные вызгоды этих счетчиков подключаются к соответствующим входам вычислительного блока, который по команде , также посступающей на соответствующий вход, осуществляет операции усреднения произведения п-h и деления U)/fi -h. . Величина полученного таким образом К выводится на блок. 23 индикации. Для измерений других параметров испытуемой линейной микросхемы осуществляют соответствующую манипуляцию состояний ключей 7 и 9, программно управляемых потенциалов Uyj, Uijj, UOHI работе устройства в режиме адаптивного усреднения чем больше коэффициент усиления испытуемой микросхемы, тем меньше ступенек в одном цикле развертывания. Для того, чтобы заполнить счетчик 18 до заданного числа требуется больше циклов, что, в свою очередь, уменьшает случайную погрешность измерений. С другой стороны, при меньших коэффициентах усиления испытуемой микросхемы число ступечек на цикл увеличивается, число циклов уменьшается, стабилизируя таким образом погрешность измерения в окрестности задаваемой величины, рассчитываемой с учетом уровня шумов , разрядности дифроаналогового преобразователя 8, емкости счетчика 19. Такое решение обеспечивает повышенную тЪчность измерений в широком .диапазоне изменений коэффициента .усиления испытуемых микросхем. Кроме того, предлагаемое устройство, имеет более широкую область применения, позволяет контролировать параметры как компараторов напряжений, так и операционных усилителей различных классов и назначений. Предлагаемое устройство может быть использовано в качестве базового для построения автоматизированных информационно-измерительных систем. Формула изобретения Устройство для измерения парамет ров линейных микросхем, содержагаее первый и второй компараторы, неинвер тиругагдие входы которых соединены с выходами соответствующих источников опорного напряжения, первый КЗ триггер, S-вход которого соединен с контактами кнопки Пуск, генератор синхроимпульсов, управляемый с выхода первого задающего генератора блока управления, первый цифроана логовый преобразователь, согласующие резисторы, блок индикации, о т л и чающееся тем, что, с целью повышения точности измерений, в него введены второй цифроаналоговый преобразователь, третий компаратор, RS-триггеры, элементы 2И-НЕ, элемент Исключающее ИЛИ, счетчик числ ступенек, счетчик циклов, вычислительный блок, двухпозиционные и четы рехпозиционный переключатели, причем выходгые зажимы испытуемой линейной микросхеглы соединены с инвертирующи ми входами первого, второго и треть го компараторов, неинвертируюший вход которых соединен с выходом соответствующего источника опорного напряженияJвыход первого компаратор соединен с R-входом первого RS-триг гера, а его выход соединен с запрещающим входом первого цифроаналогового преобразователя, счетный вход которого соединен со счетным входом второго цифроаналогового преобразов теля, с первым входом первого, элемента 2И-НЕ и первым выходом генера тора синхроимпульсов, второй выход которого соединен со входами Строб первого, второго и третьего компара торов, а третий выход генератора синхроимпульсов соединен с одним из входных зажимов испытуемой линейной микросхемы, каждый из других входных зажимов которой через согласующий резистор, щунтированный двухпозиционным переключателем, соединен с соответствующим контактом четырехпозиционного переключателя, который через соответствующий согласующий резистор соединен с общей шичой, выход первого цифроаналогового преобразователя и аналоговый выход второго цифроаналогового преобразователя через соответствующие согласующие резисторы соединены с одним из контактов и общим контактом четырехпозиционного переключателя соответственно, а управляющие входы первого и второго цифроаналоговых преобразователей соединены с выходами соответствующих задающих генераторов блока управления, цифровой выход второго цифноаналогового преобразователя .соединен с первыми входами второго и третьего элементов 2И-НЕ, а его разрешающий вход соединен с выходом второго RS-триггера, R-вход которого соединен с выходом второго элемента 2И-НЕ, а его S-вход соединен с S-выходом третьего RS-триггера с R-входами четвертого и пятого RS-триггеров, с четвертым выходом генератора синхроимпульсов, первый и второй выходы третьего RS-триггера соединены соответственно со вторыми входами второго и третьего элемента 2И-НЕ, а R-вход RS- триггера соединен с выходом счетчика ступенек, параллельный цифровой выход которого соединен со входом вычислительного блока, а его счетный вход соединен с выходом первого элемента 2И-НЕ, второй вход которого соединен с выходом элемента Исключающее ИЛИ, входы которого соединены с выходами четвертого и пятого RS-триггеров, 5-входы которых соединены с выходами второго и третьего компараторов, при этом выход третьего элемента 2И-НЕ соединен со счетным входом счетчика циклов, параллельный выход которого соединен со вторым входом вычислительного блока, выход которого соединен с первым входом блока индикации, второй вход которого и один из входов вычислительного блока соединены с выходами соответству1бщих задающих генераторов блока управления. Источники информации, принятые во внимание при экспертизе 1.ГОСТ СССР 19799-74, методы 15116504. . ; 2.Авторское свидетельство СССР по заявке 2501943/18-21, кл. G 01 R 31/28, 06.07.77.