Система цифровой передачи и приема сигналов цветного телевидения Советский патент 1980 года по МПК H04N9/02 

Изобретение-относится к телевизионной технике и может использоваться в системах связи, предназначенных для передачи цветного телевизионного сиг- 5 нала методом импульсно-кодовой модуляции.

Известна система цифровой передачи и приема сигналов цветного телевидения, содержащая на передающей сто- 10 роне аналого-цифровой преобразователь, первый кодирующий блок, преобразователь параллельного кода в последовательный, а на приемной стороне преобразователь последовательного кода, j в параллельный, первый декодирующий блок, первый блок интерполяции, первый и второй выходы которого соединены с соответствующими входг ми цифроаналогового: преобразователя 11.20

Однако известная система имеет низкую точность передачи сигналов цветного телевидения.

Цель изобретения - повышение точности передачи сигналов цветного те- 25 левидения.

Для этого в систему цифровой передачи и приема сигнгшов цветного телевидения, содержащую на передающей стороне аналого-цифровой преобразова-зо

тель, первый кодирующий блок,преобразователь параллельного кода в последовательный, а на приёмной стороне преобразователь последовательного кода в параллельный, первый декодирующий блок, первый блок интерполяции, первый и второй выходы которого соединены с соответствукадими входами

; цифроаналогового( преобразователя, на передаквдей стороне введены второй и третий кодирующие блоки, коммутатор, сумматор, блок управления, три регистра. Причем выход ставших разрядов и выход младших разрядов аналого-цифрового преобразователя подключены к соответствукацим входам коммутатора, первая пара выходов коммутатора сйединена с соответствующими входами первого кодирующего блока, вторая пара выходов соединена соответственно с входами втЬрого кодирующего блока, а третья пара :выходов - с входами третьего кодирующего блока, кроме того, выходы - младших разрядов каждой пары выходов соединены непосредственно с соответствукадими входами сумматор1а, другие три пары входов которого соединены с соответствукдаими выходами первого, второго и третьего кодирующих блоков, а первый, второй и третий выходы сумматора соединены с соответствующими первыми тремя вхо дами первого регистра, первый и второй выходы которого соединены с пер вШ1 и вторым; вхЬдамй второгсГТрёгистра и с первым и вторым входами управления. Первый и второй выходы втОрогЬ 1реги ::11р« соёДйнёйЫ с первым и вторым входами третьегр регистра tt - с трётьим и четвертым входами блока управления, а первый и второй ёшгъдй Т1)етьего 1р егйстра соединены соответственно с входом - разря дов и входом служебного разряда преобразйвателя параллельного кода в последовательный и соответственно с Питам и шестым входгими блока управ . ления, первый выход блока управления Соединен с четвертым входом первого регистра, а второй выход блока управйения Соединён с третьим входом BTdporo регистра. На приемной сторо не ейстёШ цифровой передачи призма йвёЩГны три pei-HCTpa /коммутатор, блок управления, второй и третий декодирующие блоки, второй, третийи четвертый блоки интерполяции и сум матор, причем выход - разрядов и выход служебного разЙ1да преобраЗрватёЛя последовательного кода в паргшлельный соединены с соответству щййи входами коммутатора через посл довательно соединенные первый, второй и третий регистры, выходы служеб разряда каждого из регистров со дйнеяы соответственно с первым, втор и третьим входами блока управления, а выход - piaip OB в ;0р6То рёгистра соединен с четвертым входом блокауправления, первый выход блока уЙрЖайШйя ЬОадйнен- с третьим входом ттёрвого регистра, второй выход блока уИЕ вШния сШдинен с вторым входом ко шутато ра. Первая пара выходов ком му атора соединена с соответствующи ш йХЬйамй п Р9Ь ГО дё 5даеую1«блока, вторай Пара выходов соединена - с входами второго декодирующего блок а Т1рётбя riapa вькодовJ- Tff гвходами третьего декодирующего ёлока, выход старших разрядов, выход - мла Шйх разрядов каждого из декодирующих блоШв Соединены соответственно с первым и вторым входами второго, тре твего и четвертого бл(51{ОВййтерполя ififtiV а : рет;йн входы Btbpbio, третьего и четвертого блоков интерполяции соединен с выходами служебного разрйДе1 каждой пары выходов Коммутатора выходы - старших и -|- младших разрядов соответственно второго, третьего и четв€ ртого блокбв интерполяц соединены с шестью входами сумматора, первый и второй выходы которого поД1елю 1ейы R-tjpbfWeTcfisptotaHM входам первого 6лбкаИнтерполяци1Г, этом рЖ1Г№ЩГ1М1 у - It r1iptinsii ра, а четвертый выход блока управления подключен к соответствующему вхоДУ первого блока интерполяции. Второй, третий и-четвертый блоки интерполяции содержат первый, второй и третий регистры, блок восстановления кода, цифровой блок Сравнения, дешифратор, блок сложения, причем к первому, второму и третьему входам блока интерполяции подключены последовательно соединенные первый, второй и третий регистры, первый и второй выходы первого и третьего регистров соединены сггерВЙми четырьмя входами блока восстановления кода, кроме того, первые выходы первого и второго регистров соединены с первым и вторым входами цифрового блока сравнения, третьи выходы первого, второго и третьего регистров соединены с соответствующими тремя входами дешифратора, выход .цифрового .блока сравнения и выход дешифратора соединены соответственно с первым и вторым входами блока сложения, выход которого подключен к пятому входу блока восстановления кода,- при этом йыход блока, восстановления кода подключен к четвертому входу второго регистра, а выходами - старших и - младших разря- . дов блока интерполяции явля/Ются- первый и второй выходы третьего регистра. На фиг. 1 представлена структурная электрическая схема передающей части предложенной системы; на фиг. 2, 3 и 4 - ее приемной части. Система цифровой передачи и приема сигналов цветного телевидения содержит на передающей стороне шину 1 входного сигнала, аналого-цифровой преобразователь (АЦП) 2, коммутатор 3, первый, второй и третий кодирующие блоки 4,5,6 соответственно, сумматор 7, три регистра 8,9,10, преобразователь 11 параллельного кода в последовательный, блок управления 12, канал 13 связи. На приемной стороне система содержит преобразователь 14 последовательйото кода в параллельный, три регистра 15, 16, 17, коммутатор 18, первый, второй и третий декодирую1дие блоки 19, 20, 21 соответственно, первый, второй, третий и четвертый блоки 22, 23, 24, 25 интерполяции соответственно, каждый из которых содержит первый, второй и третий регистры 26, 27, 28 соответственно, блок29 восстановления кода, цифровой блок 30 сравнения, дешифратор 31, блок 32 сложения, блок управления 33 , сумматор 34, цифроаналоговый I преобразователь (ЦАП) 35. Система работает следующим образом. Вещательный сигнал цветного телевидения .по шине 1 входного сигнала . . поступает на вход АЦП 2. С выхода АЦП снимается цифровой эквивалент входнЬгб анёшогового сигнала в виде последовательнрсти n-разрядных двоичны кодовых групп в простом коде, или ко5е Грея, - старших разрядов (первый выход АЦП) и - младших разрядо (второй выход АЦП) поступают На вход коммутатора 3. В коммутаторе 3 последовательность- п-разрядных кодовых fpynn разбивается на три потока.

Л

JL,

старших и -i- младших разрядов каждого потока поступают соответственно на первые и вторые входы кодирующих блоков 4,5 и 6, Частота поступления кодовых групп на вход каждого кодирующего блока (Р|1„) определяется соотношением f j, - - (например, при ,9 МГц, ,3 МГц) и близка к средней частоте цветовой поднесущей сигнала системы СЕКАМ.

.Каждый кодирующий блок работает в соответствии с принципами груботочной передачи, т. е. производится сравнение старших разрядов двух соседних кодовых групп. Если один из старших разрядов изменился (т.е. переключение или ), то старших разрядов поступают на первый выход кодирующего блока, а на его, второй выход подается служебная посылка ввиде логической 1, означающая режим грубой передачи. Если в - старших разрядах изменений не произошло, то на первый выход кодирующего блока поступают младших разрядов, а на его второй выход - логический О, означающий режим точной передачи. разрядов и служебная посылка; соответственно с первого и второго выходов каждого из кодирующих блоков поступают на входы сумматора 7. На входысумматора поступают также - младших разрядов каждого из трех потоков с выхода коммутатора З.В сумматоре 7 происходит объединение сигналов трех потоков в один поток с частотой следования кодовых комбинаций fo .

С выходов сумматора « разрядов полученных в результате грубо-точного кодирования, служебная посылка, позволяющая отличить режим грубой передачи от режима точной передач и - младших разрядов соответствующей кодовой комбинации записываются в ячейки регистра 8. Регистры 8,9 и 10 и блок управления 12 служат для повышения точности передачи значени видеосигнала при резких изменениях уровня яркости видеосигнала. Содержимое регистра 8 через такт перезаписывается в регистр 9,в следующий такт - в регистр 10. С выходов регистра 10 -U- разрядов, полученных в результате грубо-точного кодирования (первый выход регистра 10), и служебная посылка (второй выход ргистра 10) подаются на вход преобразователя 11 параллельного кода в последовательный и затем поступают на вход канала 13 связи.

С выхода канала связи через преобразователь 14 последовательного кода в параллельный разрядов и служебная посылка поступают соответственно на первый и второй входы регистра 15 (фиг. 2). Регистры 15,16,17 и блок управления 33 служат для повышения точности передачи значений видеосигнала при редких изменениях уровcня яркости видеосигнала.. С выхода регистра 17 i разрядов и служебная посылка поступают соответственно на первый и второйГ- входы коммутатора 18. Коммутатор 18, действуя так же,

5 как коммутатор 3 на передаче, разбивает поток двоичных ко- . довых групп на три потока. Таким образом, Q выходов коммутатора 18 - разрядов и служебная посылка каждого по0тока поступают соответственно на первый и второй входы декодирующих блоков 19, 20, 21 соответствующих потоков . В каждом декодирующем блоке производится восстановление У -разрядной кодовой группы.

5

-- старших разрядов (первый выход декодирующего блока), младших разрядов (второй выход декодирующего блока), а также слузкебная посылка соответствующего потока подают0ся соответственно на входы регистров 26 блоков интерполяции 23, 24, 25 (фиг. 3).Затем в каждом потоке производится цифровая обработка с целью уменьшения искажений видеосигнала при

5 плавном пересечении уровней амплитудного квантования.. Рассмотрим подробно операции, производимые над сигналами в первом потоке, в остальных потоках .все производится аналогично.

0

в регистре 26, регистре 27 и ре- гистре 28 записаны три последовательные п-разрядные кодовые группы и соответствующие служебные посылки. Плавному пересечению уровней амплитудного квантования, соответствующих -U.

5 старшим разрядам, соответствует наличие служебных посылок О в регистре 26, 1 в регистре,27 и О в регистре 28. Дешифратор 31 в этом случае подает логическую 1 на пер0вый вход блЬка 32 сложения. Кроме того, цифровой блок 30 сравнения сравнивает - старших разрядов, записанных в регистре 26 и регистре 27 и, если они отличаются не больше, чем

5 на один уровень грубого квантования, подает логическую 1 на второйвход блока сложения. Лозгическая 1 с выхода блока сложения поступает на управляющий вход блока 29 восстановления кода.Кроме того, на входы блока вос0становления кода поступают п-разрядные кодовые группы с регистра 26 и регистра 28. Блок 29 записывает в регистр 27 новую п-разрядную кодовую группу, полученную в простейшем слу5чае линейной интерполяцией, в общем случае функциональной, например синусоидальной, интерполяцией по кодовым группам, записанным в регистрах 26 и 28. Процедура интерполяции значительно повышает качество переда чи сигналов каждого из трех потоков. Аналогичная обработка производится в двух других блоках 24 и 25 интерполяции. п-разрядные кодовые группы с выходов регистров 28 блоков интерполяции (первый выход - старшие - разря дов, второй выход - младшие разря дов ) поступают на вход сумматора 34 (фиг.4) При резких скачках яркости видеосигнала первые три значения сигнала, непосредственно следующие за скачком, передаются с разрядной точностью, поскольку они принадлежат к трем разным потокам. Однако, если эти три значения находятся в зоне одного и того же грубого уровня квантования, существует возможность точно восстановить третье после резк го скачка значение сигнеша. С этой .целью на передающей стороне введены регистры 8, 9, 10 и блок УпрайЛения 12 (фиг,. 1) и на приёмной стороне регистры 15, 16, 17 и блок управления 33 (фиг.2). В регистрах 8,9,10 записанй тгрй последовательные кодовые комбинации, содержащие - разрядов, полученные в результате рубо-точного кодиройания (первые выходы регистров) и соответствующие служебные посылки (вторые выходы регистров). Сигналы с выходов каждого из регистров 8,9, 10 подаются на блок Управления 12. Блок управления 12 выявляет ту ситуацию, когда служебные посы ки SO всех трех регистрах равны логи ческой 1 и все раэряДНйе двоич ные комбинации равны между собой, Ч,ё, йоответствуют одному и тому же уровню грубого квантования. Блок управления 12.в этом случае заменяет на нулевую 4- разрядную комбинаци в регистре 9. кроме того, в регистр 8 вместо ранее записанных старших разрядов записываются младших разрядов той же кодовой группы, пост пгиощих с третьего выхода сумматора 7 Содержимое ячеек, регистров 8,9, 10, в которых записаны служебные посылки остается без изменений. На приёмной стороне системы в регистрах 15, 16, 17 записываются три последовательные кодовые комбинации, содержащие разрядов, полученные в результате грубо-тбЧйбгО кодироваиия (первые выходы регистров), и соответствующие служебные порылки (вторые выходы регистров). Сигнгшы Ь-в орых выходов регистров 15, 16, 17; а- та1кжёс первого вЫ5:6да.регйст ра 16, подаются на входы блоки управ ления 33. Блок управления 33 выделяет те ситуации, когда служебные посылки, записанные в каждом регистре 15,16, 17, равны 1, а -g- разрядов i записанных в регистре 16, равны О. В этом случае блок управления 33 записывает в регистр 15 вместо служебной посылки 1 служебную посылку О и запрещает перезапись в следующем такте содержимого регистра 16 в регистр 17. В данном такте на вход коммутатора 18 с выхода регистра 17 поступают - старших разрядов и служебная посылка 1, в следующем такте - те же старших разрядов и служебная посылка 1 а в третьем такте - 2 младших разрядов и служебна посылка О. Таким образом, восстанавливается информация о точном значении сигнала на третьем тактовом интервале (периоде дискретизации) после резкого скачка яркости видеосигнала. .Блок управления 33 обеспечивает через коммутатор 18 запись в декодирующий блок соответствующего потока (например, первого) на втором такте старших разрядов, а на третьем такте Л. младших разрядов, соответствующих значению видеосигнала на третьем тактовом интервале после резкого скачка яркости видеосигнала. Ситуация, используемая для передачи информации о точном значении сигйала;в реальном сигнале мало вероятна. Поэтому ошибочное срабатывание исключается. Действительно, используются три последовальные кодовые группы, вторая из которых нулевая и каждая сопровождается служебной попылкой 1. Кодовая группа из нулевых старших разрядов, например, при п 8 - это 0000 соответствует зоне, где располагаются строчный и другие синхро.низирующие импульсы телевизионного сигнала, имеющие длительность несколько микросекунд. Поэтому вероятность резкогоодиночного скачка видеосигнала в зону кодовой группы 0000 практически равна р. Зная местоположение первой и третьей проб после резкого скачка яркости видеосигнала, можно интерполировать значение средней, второй, прббы. Для решения последней задачи используетсй блок 22 интерполяции (фиг.4);п - разрядные двоичные кодовые комбинации с выхода блока 22 каждый такт поступают на выходы ЦАП 35, с выхода которого восстановленный телевизионный видеосигнал поступает на шину выходного сигнала . Таким образом, предложенная система передачи позволяет обеспечить высокую точность передачи сигналов цветного телевидения системы СЕКАМ, используемой в СССР. Формула изобретения 1. Система цифровой передачи и приема сигналов цветного телевиденияс, содержащее на передающей стороне аналого-цифровой преобразователь, первый

кодирующий блок, преобразователь параллельного кода в последовательный, а на приемной стороне преобразователь последовательного кода в параллельный , первый декодирующий блок, первый блок интерполяции, первый и второй выходы которого соединены с соответствующими входами цифро-аналогового преобразователя, отличающаяся тем, что, с целью повышения точности передачи сигналов цв тного телевидения, на передающей сто- роне введены второй и третий кодирующие блоки, коммутатор, сумматор, блок управления, три регистра, причем выход старших разрядов и выход младших разрядов аналого-цифрового пре- 15

образователя подключены к соответствующим входам коммутатора, первая пара выходов коммутатора соединена с соответствующими входами первого кодирующего блока, вторая ifapa 20 выходов соединена соответственно с входами второго кодирующего блока, а третья пара выходов - с йходами третьего кодиру ющего блока, кроме того, выходы младших разрядов 25 каждой пары выходов соединены непосредственно с соответствующими входами сумматора, другие три пары входов которого соединены с соответствующими выходами первого, второго OQ и третьего кодирующих блоков, а первый, второй и третий выходы сумматора соединены с соответствующими первыми тремя входами первого регистра, первый и второй выходы которого сое- ,дйнены с первым и вторым входами второго регистра, и с первым и вторым входами блока управления, первый и второй выходы второго регистра соединены с первым и вторым входами третьего регистра и с третьим и четвертым входа- 40 ми блока управления, а первый и второй выходы третьего регистра соединены соответственно с входом - разрядов и входом служебного азряда преобразователя параллельного кода -5 в последовательный и соответственно с пятым и шестым входами блока управления, при этом первый выход блока управления соединен с четвертым входом первого регистра, второй выхода, CQ блока управления соединен с третьим входом второго регистра, на приемной стороне введены три регистра, коммутатор, блок управления, второй и третий декодирующие блоки, второй, третий и четвертый блоки интерполяции и сумматор, причем выход - разрядов и выход служебного разряда преобразователя последовательного кода в параллельный соединены с соответствующими входами коммутатора через последо- 60 вательно соединенные первый, второй и третий регистры, выходы служебного разрядакаждого из .регистров соединены соответственно с первым, вторым , и. третьим входами блока управления, 65

выход -U. разрядов второго регистра соединен с четвертым входом блока управления, первый выход блока управления соединен с третьим входом первого регистра, второй выход блока управления соединен с вторым входом коммутатора, первая пара выходов коммутатора соединена с соответствующими входами первого декодирующего блока, вторая пара выходов соединена с рходами второго декодирующего блока, а третья пара выходов - с входами третьего декодирующего блока, выход -U. старших разрядов, выход - мпадших разрядов каждого из декодирующих блоков соединены соответственно с первым и вторым входами второго, третьего и четвертого блоков интерполяции, а третьи входы второго, третьего и четвертого блоков интерполяции соединены с выходами служебного разряда каждой пары выходов коммутатора, выходы it старших и - младших разрядов соответственно втЪрого, третьего и четвертого блоков интерполяции соединены с шестью входами сумматора, первый и второй выходы которого подключены к соответствующим входам первого блока интерполяции, при этом третий выход блока управления подключен к третьему входу третьего регистра, а четвертый выход блока управления подключен к соответствующему входу первого блока интерполяции.

2. Система по п.1, о т ли ч а ющ а я с я тем , что второй, третий и четвертый блоки интерполяции содержат первый, второй и третий регистры, блок восстановления кода, цифровой блок сравнения, дешифратор, блок сложения, причем к первому, второму и тртьему входам блока интерполяции подключены последовательно соединенные первый, второй и третий регистры, первый и второй выходы первого и третьего регистров соединены с первыми четырьмя входами блока восйтановления кода, кроме того, первые

выходы первого и второго регистров соединены с первым и вторым входами цифрового блока сравнения, третьи выходы первого, второго и третьего регистров соединены с соответствующими тремя входами дешифратора, выход цифрового блока сравнения и выход дешифратора соединены соответственно с первым и вторым входами блока еложения, выход которого подключен к пятому входу блока восстановления кода, при этом выход блока восстановления кода подключен к четвертойу входу второго регистра, а выходами старших и U. младших разрядов .блока интерполяции являются первый |и второй выходы третьего регистра.

Источники информации, принятые во внимание при экспертизе

1. Патент Великобритании №1344312 4л. Н 4 F, опублик. 23.01.74 (прото;ти 1 petucmpy К ptiiicmptj t t A I 1, К ptjucfnpy I t c KuHmepfio/i/if opi/