Устройство для передачи и приема кодированного сигнала изображения Советский патент 1980 года по МПК H04N7/18 

(54) УСТРОЙСТВО ДЛЯ ПЕРЕДАЧИ И ПРИЕМА КОДИРОВАННОГО СИГНАЛА ИЗОБРАЖЕНИЯ Изобретение относится к технике связи и может использоваться в устрой ствах кодирования и декодирования изо бражений . Известно устройство для передачи и приема кодированного сигнала йэ15бра жения, содержащее на передающей сторо не последовательно соединенные первый второй идентичные преобразователи сигнала и блок сжатия сигнала, которого через ка.нал связи подключен к приемной стороне, состоящей из последовательно соединенных TjieTSelO и четвертого идентичных преобразователей сигнала. Однако такое устройство имеет боль шие искажения при передаче и пр иёме сигнала изображения. Цель изобретения - уменьшение искажений при передаче и приеме сигнала изображения. Для этого в устройство для переда,чи и приема кодированного сигнала изображения, содержащее на передающей стороне последовательно соединённые первый, второй идентичные преобразова тели сигнала и блок сжатия сигнала, выход которого через канал связи подключен к приемной стороне, состоящей из последовательно соединенных третьего и чётвертогО идентичных преобразователей сигнала, на передающей стороне первый и второй преобразователи содержат три регистра, два .блока сложения, два блока вычитанйя й эапомйнавдий блок, при этом вход и выход первого регистра подклйчены соответственно к первым и вторым входам первого блока вычитания и первого блока сложения, выход каждого из которых через соответственно второй регистр и последовательно со едйнённыё третий регистр и второй блок вычитания подключены соответственно к первому и второму входам второго блока сложения, выход; которого подключен к эаттоминайщёто блока, а на приемной стороне третий и четвертый преобразователи сигнала состоят из последовательно соединенных первого, второго и третьего регистров сдвига, двух блоков вычитания, двух блоков сложения й ТаШйШающёг6 бЛдка7 при этом вход первого регистра сдвига подсоединен к первому входу, а выход третьего регистра сдвига подключен ко второму входу блока вычитания, выход которого подключён к йё1ЭВбму BIXOду первого блока сложения через умножитель, ко второму входу которого пОДлючей выход первого регистра сдвига. ри этом второй выход регистра сдвига одключён к первым входам соответствен о второго блока сложения и второго лока вычитания, выход каждого из коdpbix подключен соответственно к перому и второму входам запоминающего лока. На фиг. 1 дана структурная электрическая схема предложенного устройства, на фиг. 2, 3 - матрицы.

Устройство содержит на передающей стороне преобразователи 1, 2 сигнала, блок 3 сжатия, регистры 4-6, блоки 7, 8 сложения, блоки 9, 10 вычитания, запоминающий блок 11 и блок 12 умножения, а, на приемной стороне - преобразователи 13, 14 сигнала, регистры 15-17, блоки 18, 19 вычитания, блоки 20, 21 сложения, запоминающий блок 22, блок 23 умножения, разделитель 24 и канал 25 связи.

Устройство работает следующим o6pa3oMv .

Выборки X,2p, частичного изображения подаются на вход регистра 4 преобразователя.1, который задерживает выборки на время , соответствующее интервалу между двумя последовательными выборкгили. Вход регистра 4 подсоединен к блокам 7 и 9, которые выполняют суммирование и вычитание двух последовательных выборок ( (.рч ) .Выходы блоков 7 и 9 подключены соответственно к регистрам 5 и 6, задержка которых составляет 2 Ь и 4. В тот момент, когда регистр 6 принимает на своём входе сигнал и 4,jp+2V ciH ввдЖет на своем выходе,сигнал U up-2 ти два сигнала поступают на блок 10, который вырабатывает сигнал ( U р .0-7 Этот последний разностный подается на блок 12, который множит его на величину об.

Сигнал ( х. «2р .Zp-n) гвыходнщий из регистра 5, имеет задержку 2t, что необходимо для того, чтобы ом сопутствовал сигналу Ip-zL который, выходит из регистра 6. Ьти два сигнала су1 в ируются р блоке 8 для образования сигнала Сигналы, представляющие коэффициенты 4,1р + ( , накапливаются В зайомицающем блоке 11 так, что коэффициенты, соответствующие строке изображе ия, образуют строку в запоминающем Влоке 11. Затем, эти коэффициенты вводятся повторно в запоминающий блок 11 .

Преобразователь 2 идентичен преобразователю 1 с той разницей, что регистр 5 имеет задержку на 2 стрбки, а регистр 6 - задержку на 4 строки. Вместо того, чтобы вырабатывать коэффициент 1) , он вырабатывает коэффициент U;. Регистры 5, 6 этих двух преобразователей 1, 2, у которых ссылочные номера заканчиваются одинаковьми единицами, одинаковы, кроме той части, которая касается указанной только что задержки.

В запоминающем блоке 11 содержится такое же количество коэффициентов Ц сколько имеется точек в изображе НИИ. Эти коэффициенты группируются в запоминающем блоке 11 в квадраты. Если блокам 9, 10 задано должное направление вычитания, то в каждом квадрате коэффициент U j является результатом взаимодействия четырех точек изображения, коэффициент ,|4-( является результатом, взаимодействия /;венадцати точек изображения , коэффициент , является результатом

5 взаимодействия двенадцати точек изображения и коэффициент и (фиг.2г) является результатом взаимодействия тридцати шести точек изображения. Сигналы U подаются на блок 3/ затем они. передаю.тся по каналу 25 к разделителю 24.Блок 3 по-разному сжимает сигналы. Он может,например,передавать, сигналы (см. фи.г. 2 а) с помощью некоторого числа бит, несколько меньшим

е числом бит сигналы типа (см.фиг.2 б,в) и еще меньшим числом бит сигналы типа (см. фиг. 2 г). Эти последние сигналь вообще не требуется передавать. В блоке 3 может использоваться процесс компрессии, известный для случая

0 обычного преобразования Адамара.

: Коэффициент oi определяется экспериментально. Наилучшие результаты получаются при значениях Л 0,1-0,2. 5 Величина 0,125 кажется особенно ин тересной,как по даваемым ею результатам, так и из-за простоты ее цифрсэвого кодирования.

Декодирующее устройство содержит, Q как и кодирующее устройство, два

одинаковых преобраз.ователя 13, 14 на регистрах 15, 17, один из которых сййЭан с декодированием строк, а второй - с декодированием колонок.

5 Запоминающий блок 22 первого преобразователя 13 был заполнен строками и коэффициенты вводились повторно. Сигнал У 2р1-2 пЬдаетСй на регистр 15 второго преобразователя 14, в котором

0 он задерживается на время с, а также на блок 18. ригнал U, 1 вы одящий из регистра 15, подаётся: на регистр 16 для задержки на время /S, а также на блок 20, Сигнал , выходящий

ее из iperiicTpa 16, подается йа-блоки 21, . 19 и на регистр 17 имеющий задержку на 2t. Сигнал и «2-ь-2 выходящий иЗ регистра 17, поддается на блок 18,.. выход которого подключен к блоку 23 умножения на Oi. Выходблока 23 подсоJO единен к блоку 20, а выход последнего соединен с блоками 21 и 19. Наконец, эти две последние упомянутые схемы соединены с запоминающим блоком 11, выход которого является выходом деког

65 дирующего устройства. На фиг. 3 а показано изображение, имеющее 12 точек в строке и 12 строк Прямоугольник R, охватывающий шесть выборок, перемещается вдоль строки от положения RQO/ в котором он содержит две нулевые точки слева за пределами изображения, к положению RJQ, в котором он содержит две нулевые точки справа за пределами изображения. Каждое положение прямоугольника R. на строке изображения увеличивает на два коэффициента строку преобразования на фиг. 38 . Эти коэффициенты относятся к двум различным типам. Один из них показанный белым, относится к а второй, показанный со штриховкой, относится к THnyU Qp Это и есть выборки, которые записа ны в запоминающем блоке 11. Прежде чем подвергнуть преобразова ние строки преобразованию в колонку меняется коэффициент U2V-2р + 1 матрице (см. фиг. 3& ) местами с коэффициентом Oii,+ 2p - тем, чтобы получить матрицу на фиг. 3 в. Другими словами, матрица порядка 12x12 (см. фиг. 3 б) разбивается на матрицы порядка 2x2 и эти последние матрицы преобразуются. Эта перестройка матрицы на фиг. 3& осуществляемая для получения матрицы на фиг. 3 в, дает возможность применить преобразователь 1, идентичный преобразователю 2, для строк в качестве кодирующего каскада для колонок. Возвращаясь к случаю матрицы выборок бхб, каскад кодйрова ния для строк служит для умножения каждой выборки строки, формируя линейную матрицу порядка 1x6 на общую матрицу множитель порядка 6x2, что Обеспечивает получение матрицы порядка 1x2 для каждой выборки строки. Все эти матрицы строк образуют результирующую матрицу порядка 6x2. Однако, когда получена матрица 6x2, т.е. когда средняя и правая матрицы перемножены между собой, остается еще процедура перемножения полученной результирующей матрицы на левую матрицу: Г ООЦОО -ot-CCl-loi-ot. Это умножение представляет собой операцию перемножения матрицы порядка 2x6 на матрицу порядка 6x2, что дает результирующую матрицу порядка.2x2. Удобно преобразовать матрицу коэффициента U порядка 6x2 в матрицу 2x6, и преобразовать общую матрицумножитель порядка 2x6 в матрицу 6x2, что позволяет использовать тот же алгоритм умножения, который применен для преобразования строк и для преобразования колонок. Принимая, что преобразование матричного произведения равно произведению преобразований, взятому в обратном порядке, произведение может быть записано путем замены матрицы (1) матрицей ( 1) и матрицы (П) - матрицей СП ) и изменением направления умножентляг

Если рассмотреть каждую составляющую матрицу порядка 2x2, образующую матрицу U коэффициентов, то можно заметить, что они получаются одна из другой путем перестановки.

Преобразование, осуществляемое для матрицы на фиг. 3 а, вновь осуществляется для матрицы на фиг. 3 в, т.е. прямоугольник R, охватывающий шесть выборок, перемещается вдоль строки из положения ROO когда он охватывает две нулевых выборки обрабатываемой строки - выборки и Q-Q и и выборки и.о и U Q в положение .В действительности в запоминающий блок 11 поступают данные, считываемые построчно с матрицы на фиг. 3 в, причем данные верхней и нижней строк запоминаются в регистрах 5,6.

Когда прямоугольник R перемещается вдоль четных строк матрицы на фиг. 3 (белые квадраты), то .вырабатываются коэффициенты вида U,2p Р перемещении вдоль нечетных строк (косая штриховка) - вырабатываются коэффициенты U4,ap+( t LJi4i ,2p+-i

Матрица на фиг. 3 г заполняется строка за строкой коэффициентами разного вида,причем первые, показанные знаком CZ , соответствуют видуи ч,. вторые, показанные знаком KS3 , соответствуют виду ,2p , третьи, показанные знаком /.Л , соответствуют виду 1124 2Р+1 и четвертые, показанные знаком , соответствуют

виду U.i+t.p.

В предложенном устройстве уменьшаются искажения при передаче и приеме сигнала изображения.

Формула изобретения , Устройство для передачи и приема кодированного сигнала изображения, содержащее на передающей стороне последовательно соединенные первый, второй идентичные преобразователи сигнала и блок сжатия сигнала, выход 5 которого через канал связи подключен к приёмной стороне, состоящей из последовательно соединенных третьего и четвертого идентичных преобразователей сигнала, отличающееся тем, 10 что, с целью уменьшения искажений при передаче и приеме сигнала изобразкения, на йередающей стороне первый и второй преобразователи сигналов содержат три регистра, два блока сложения, два бло-|5 ка вычитания и запоминающий блок, при

-л--;. .. - .

ЭТОМ вход и выход первого регистра подключены соответственно к первым и втЬрым входам первого блока вычитания и первого блока сложения, выход каящо-чд го из которых соответственно через второй регистр и последовательно соединенные третий регистр и второй блбк

M:4,. х. -1-/ - ,. 1

вычитаний Подключены соответственно ft ftepBoKiy и втд1э6му входам второго блока сложения, выход которого подключен к входу запоминающего блока, а на приемной стороне третий и четвертый преобразователи сигнала состоят из последовательно соединенных первого, второго и третьего регистров сдвига, двух блоков вычитания, двух блоков сложения и запоминающего блока. При этом вход первого регистра сдвига г|одсоединен к первому входу, а выход третьего регистра сдвига подключен к второму входу блока вычитания, выход которого подключен к певому входу первого блока сложения через умножитель, к второму входу которого подключен выход первого регистра сдвига, при этом второй выход регистра сдвига подключен к первым входам соответственно второго блока сложения и второго блока вычитания, выход каждого из которых подключен соответственно к первому и второму входам запоминающего блока.