Устройство для вычисления полиномов Советский патент 1980 года по МПК G06F17/17 

(54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ПОЛИНОМОЕ

Изобретение относится к области вычислительной техники, а именно к цифровым устройствам для вычисления полиномов второй и третьей степени, и может найти применение в автоматике, телемеханике, а также в измери тельных системах для функционального преобразования информации и для построения автоматических регуляторов в сложных радиоэлектронных системах. Известно устройство для вычисления интегралов 1, содержащее регистр подынтегральной функции, блок умножения, регистр остатка, регистр текущего значения координат X и У, блок сравнения, блок формирования произведения переменных интегрирования, функциональный блок вычисления приращений подынтегральной функции и минимального и максимального значений координаты У. Однако это устройство не может непосредственно использоваться для вычисления полиномов второй и третьей степени одновременно. Наиболее близким по технической сущности к предложенному является устройство для воспроизведения функций У - рх , реализующе У принципы кусотао-линейной аппроксимации и позволяющее воспроизводить функцию У - рх при равномерном разбиении по аргументу 2. Оно содержит генератор импульсов, ключ, двоичные умножители, делитель аргумента, делитель участка аппроксимации, счетчик участков, управляющий делитель частоты, первую группу элементов И и счетчик результата. При этом разрещающий вход ключа соединен со входом устройства, а сигнальный вход с выходом генератора импульсов. Выход ключа соединен со входами первого двоичного умножителя, делителя аргумента, управляемого делителя частоты и через делитель участка аппроксимации и счетчик участков с первыми входами элементов И первой группы, вторые входы которых связаны с выходом управляемого делителя частотьг, а выходы - со входами второго двоичного умножителя. Недостатком его являются ограниченные функциональные возможности, а именно нельзя одновременно вычислять значения полиномов второй и третьей степени.

Цель изобретения - расширение класса решаемых задач путем одновременного вычисления полиномов второй и третьей степени. Поставленная цель достигается тем, что в устройство, содержащее генератор импульсов, ключ, двоичные умножители, делитель аргумента, делитель участка аппроксимации, счетчик участков, управляемый делитель частоты, первую rpjmny элементов И и счетчик результата, причем |)азрешающий вход ключа соединен со входом устройства, а сигнальный вход - с выходом генератора импульсов, выход ключа соединен со входами первого двоичного умножителя, делителя аргумента, управляемого делителя частоты и через делитель участка аппроксимации и счетчик участков с первыми входами элементов И первой группы, вторые входы которых связаны с выходом управляемого делителя частоты, а выходы - со входами второго двоичного умножителя, дополнительно введены блок умножения на три, запоминающий регистр, триггер, счетчик аргументов, блок синхронизации, блок памяти исходных данных, блок умножения на два, регистр приращения фзшкции, регистр результата, вторую, третью, четвертую и пятую группы элементов И, первый, второй, третий и четвертый элементы ИЛИ и сумматор. При этом выход второго двоичного умножителя через блок умножения на три соединен со входом запоминающего регистра и через триггер со входом регистра приращения функции, выход делителя аргумента - со входами счетчика аргумента и блока синхронизации, выход которого подключен к управляющим входам запоминающего регистра, регистра приращения функции и регистра приращения аргумента, вход которого подсоединен к выходу счетчика аргумента и запрещающему входу ключа, а выход регистра приращения аргумента соединен с первыми входами элементов И второй третьей, четвертой и пятой групп, вторые входы второй группы которых соединены с выходом блока памяти исходных данных, третьей группы через блок умножения на два с выходом первого двоишого умножителя, четвертой - с выходом регистра приращения функции, пятой через регистр результата - с выходом запоминающего регистра. Выходы элементов И второй, третьей, четвертой и пятой групп 1 соединены соответственно через первый, второй, третий и четвертый элементы ИЛИ с соответствующими входами сумматора выход которого связан со входом счетчика результата.

Блок-схема предлагаемого устройства приведена на чертеже.

Предложенное устройство содержит генератор 1 импульсов, ключ 2, делитель 3 аргумсн922634

та, счетчик 4 аргумента, управляемый делитель 5 частоты, делитель 6 участка аппроксимации, счетчик 7 участков, первую группу элементов И 8, двоичный умножитель 9, блок 10 умноJ жения на три, двоичный умножитель 11, триггер 12, регистр 13 приращений функции, запоминающий регистр 14, регистр 15 результата, блок 16 синхронизации, регистр 17 приращений аргумента, блок 18 умножения на

0 два, блок 19 памяти исходных данных, вторую, третью, четвертую и пятую группы элементов И 20-33 соответственно, первый, второй, третий и четвертый элементы ИЛИ 24-27 соответственно, сумматор 28, счетчик 29 резуль)5 тата. Ключ 2 содержит разрешающий вход 30 и вход 31 запрета.

Устройство вычисляет полиномы второй и третьей степени вида ,

Y ах +Ьх + с и У ах +bx +cx+d,

2Q где а, Ь, с, d - параметры полиномов, используя метод кусочно-линейной аппроксимации. Для вычисления полииома третьей степени используется интегрирование по частям полинома .второй степени, воспроизводимого мето25 дом кусочно-линейной аппроксимации, причем аппроксимация вьшолнена с постоянным щагом д X - , О X - X где уп - число участков аппроксимации.

В общем виде вычисления полинома третьей

3Q степени выглядят следующим образом:

+ d

Х

J(cix +bx-«-c)dx - §Предложенное устройство работает следующим

образом.

При подаче сигнала на вход 30 отпирается ключ 2 и импульсы с выхода генератора I поступают на входы делителя 6 участка аппроксимации, делителя 3 аргумента, первого двоичного умножителя 11 и управляемого делителя 5. Через делитель 3 числоимпульсный эквивалент переменной X постзшает в счетчик 4 аргумента, куда предварительно в виде кода, дополнительного до полного числа Q состояНИИ счетчика. Вводится цифровой аналог значения аргумента. Импульсы с выхода делителя 6 участка аппроксимации через счетчик 7 поступают на управляемый вход первой группы элементов И 8, с выхода которой величины приращений функции поступают на второй двоичньп умножитель 9 с коэффициентом умножения, зависящим от параметров схемы, заданного фактора дискретности результата и параметра а функ1щи.

Размер участка выбирается исходя из предельно допустимой погреипюсти аппроксимации.

Коэффициент деления делителя 3 удобно выбирать близким к числу участков, при .м от его значения зависит возможность по.чуения

заданной янскрегности результата на выходе второго двоичного умножителя 9. КоэффициCFiT деления делителя 6 задает размер участка аппроксиманли, а его значение Кд должн быть целым числом или возможно более близким к целому, что достигается коррекцией.

Если число аппроксимации , то число триггеров в управляемом делителе 5 должно быть (Ц +1). Величинанаклона аппроксимирующих прямых на каждом участке аппроксимации функции ах задается с помощью счетчика 7 и первой группы элементов И 8.

Числовой код величины приращения функции (М -1)-м участке аппроксимации поступает через блок 10 умножения на три импульсов на вход триггера 12, с выхода которого подается на вход регистра 13 приращений функции, откуда - на управляемый вход четвертой группы элементов И 22. Приращение ,) с выхода блока 10 поступает также на вход регистра 14, который производит передачу поступившего утроенного приращения ЛУ в регистр 15 только на Ц -м участке аппроксимации. При этом на выходе регистра 15, связанного с управляемым входом пятой группы элементов И 23, на и -м участке аппроксимации имеется сумма (и -1) членов приращения функции ах-т На управляющие входы групп элементов И 22 и 23 с выхода регистра 17 приращений аргумента поступает шсло-импульст ш эквивалент приращения каждого участка аппроксимации, величина постоянная.

По сигналу, поступающему с делителя 3 через блок 16 синхронизации на вход сброса регистра 17 и управляющий вход регистра 13 приращения функции, значения регистров обнуляются и на следующем (Ц +1)-м участке аппроксимации вновь в регистр 17 приращений аргумента поступит число-импульсный эквивалент прираще шя , а в регистр 13 приращений функции - 3/2 (лУ, ). Импул сброса регистров 13 и 17 поступает по окончании очередного (1П+1)-го участка аппроксимации. Этот же импульс сброса, попадающий на управляющий вход запоминающего регистра 14, осуществляет на (h О-м участке аппроксимации передачу приращения Л У и на h-M участке в регистр 15. Таким образом, по окончании (П +1)-го участка на выходе регистра 15 будет накоплена сумма У -приращений функции ах ,

Вычисле1ше значонт1я интеграла функции ах на отрезке 0, Ху ироизводится с помощью известного метода прямоугольников

xCt)

X(t)ДХ A)viШ

Г (X)dX -- --i + S ДХД.. .t ,

где t - вспомогательная переменная, изменяющаяся в пределах О t 1 и определяемая как J, X - JCti jtгде X - текущее значение аргумента.

Таким образом, на выходе четвертой группы элементов И 22 имеем число-импульсный

, й. .

эквивалент слагаемого Э 2. .

а на выходе пятой группы элементов И 23

10

число-импульсньш эквивалент слагаемого гл

-Ь С ДХД

«-Iп-1

Второе слагаемое квадратного трпхчлена воспроизводится первым двоичным умножите15лем И, причем количество импульсов, поступающее на управляемый вход третьей группы элементов И 21, очевидно, линейно зависит от значения X. Перед пуском первому двоичному умножителю 11 должен быть задан коэффи циент умножения. На выходе третьей группы элементов И 21 имеем число-импульсный эквивалент слагаемого лХ- ДУц t для функции Ьх . Для учета третьего слагаемого (С) функции в блок 19 начальных данных

5 вводится число, которое поступает .на вход второй группы элементов И 20, на выходе которой имеем число-импульсный эквивалент слагаемого ДХ С t.

В результате на выходе сумматора 28,

0 который связан с выходами первого, второго, третьего и четвертого элементов ИЛИ 24-27, соответственно, имеем последователь импульсов, численно равную значению интеграла функции У Ьх + с, т.е. J y(x)dx ах% Ьх + сх + d, причем значения пара5метров кубического полинома а, Ь, с остаются телш же, что и квадратного трехчлена,за счет введения в устройство блока 10 умноже1шя на три и блока 18 умножения

0 на два. При переполнении 4 аргумента на выходе появляется импульс, поступающий на запрещающий вход 31, закрьшающий ключ 2, и работа устройства прекращается. Таким образом, предлагаемое устройство дает возможность вычислять значения степен5ных полиномов второй и третьей степени ощювременно, не проводя дополнительных операций для нахождения зпаченш коэффициентов (а, Ь, с) этих полиномов, что позволит применять предлагаемое устройство для

0 построения специализированных .тительных средств, содержащих функциональные генераторы и преобразователи, а также для управления исполнительными органами металлорежущих станков, роботов, для функциональных преобразователей информации в измерительных системах и для построения автоматических регуляторов в сложны.х радиоэлектронных системах.

779

Формула изобретения Устройство для вычисления полиномов, содержащее генератор импульсов, ключ, двоишые умножители, делитель аргумента, делитель участка аппроксимации, счетчик участков, управляемый делитель частоты, первую группу элементов И и счетчик результата, причем разрешающий вход ключа соединен со входом устройства, а сигнальный вход соединен с выходом генератора импульсов, выход ключа соединен со входами первого двош1ного умножителя, делителя аргумента, управляемого делителя частоты и через делитель участка аппроксимащ1и и счегшк участков i с первыми входами элементов И первой

группы, вторые входы которых соединены с выходом управляемого делителя частоты, а выходы - со входами второго двоичного умножителя, от личающееся тем, что, с целью расщирения класса рещаемых задач путем одновременного вычисления полиномов второй и третьей степени, в него введены блок умножения на три, запоминающий регистр, триггер, счетшк аргументов, блок синхронизации, блок памяти исходных данных, блок умножения на два, регистр приращения функции, регистр резу атата, вторую, третью, четвертую и пятую группы элементов И, первый, второй, третий и четвертый элементы ИЛИ и сумматор, причем выход второго двоичного умножителя через блок умножения на три соединен с входом

8

запоминающего регистра и через триггер со входом регистра приращения функции, выход делителя аргумента соединен со входами счетчика аргумента и блока синхронизации, выход которого подключен к управляющим входам запоминающего регистра, регистра приращения функции и регистра приращения аргумента, вход которого подключен к выходу счетчика аргумента и запрещающему входу ключа, а выход регистра приращения аргумента соединен с первыми входами элементов И второй, третьей, четвертой и пятой групп, вторые входы второй группы которых соединены с выходом блока памяти исходных данных, третьей группы через блок умножения на два - с выходом первого двоичного умножителя, четвертой - с выходом регистра приращения функции и пятой - через регистр результата с выходом запоминающего регистра а выходы элементов И второй, третьей, четвертой и пятой групп соединены соответственно через первый, второй, третий и четвертый элементы ИЛИ с соответствующими входами сумматора, выход которого соединен со входом счетчика результата.

Источники информации, принятые во внимание при экспертизе

2.Авторское свидетельство СССР № 487398, кл. G 06 G 7/20, 1975 (прототип).