Многоканальный таймер Советский патент 1981 года по МПК H03K5/13 

Устройство относится к импульсной технике и может быть использовано для формирования временных интервалов в телеметрии, в различных системах таймирования, при исследованиях в области ядерной физики, в измерительной технике, в импульсной радиосвязи, и т. д. В связи с возросшим уровнем автоматизации различных технологических процессов, термоядерных и физических исследований, систем сбора и обработки информации, получаемой при экспериментах, резко увеличился объем электронной аппаратуры, значительная часть которой приходится на долю времязадающих устройств - таймеров. При этом большое значение приобретает вопрос у.меньшения габаритов и повышения экономичности используемой аппаратуры. В настоящее время в качестве времязадающих устройств находит щирокое применение устройство квантованной задержки. Известно устройство, содержащее ряд последовательно соединенных делителей (N счетчиков), ряд вентильных схем ( N логических элементов И и N логических элементов ИЛИ), переключающее устройство (дешифратор) и выходной вентиль (логический элемент и) 1. Недостатками данного устройства являются большое количество используемых элементов, приводяпдее к увеличению габаритов, потребления мощности и стоимости устройства, и зависимость величины задержки каждого последующего канала от величины задержки предыдущего канала. Цель изобретения - повышение экономичности, упрощение и получение независимой регулировки величины покана,тьной задержки. Для достижения указанной цели в .многоканальный таймер, содержащий установочный счетчик (N + 1) логических элементов И и дешифратор, введены управляющий триггер, оперативное запоминающее устройство с произвольной выборкой и счетчик управления, причем сбросовый вход .последнего соединен со сбросовым входом управляющего счетчика, с первым входом входного логического элемента и и с выходо.м управляющего триггера, вход установки единицы которого является входом старта, выход входного логического элемента И связан со счетным входом уста:новочного счетчика, а второй вход его - со входом тактирующей частоты, информационные входы установочного счетчика соединены с выходами оперативного запоминающего устройства с произвольной выборкой,, входы данных которого связаны с шинами записи, входы адреса - с выходами счетчика управления и входами дешифратора, а вход разрепюния выборки -- со счетным входом счетчика управления, выходом установочного счетчика и первыми входами Nвыходных логических элементов И, вторые входы которых соединены с соответствующими выходами дешифратора, причем второй вход N- выходного логического элемента И дополнительно подключен ко входу установки пуля управляющего триггера, выходы выход1Пз х логических элементов И подключены к выходам таймера. На чертеже представлена структурная схема многоканального таймера. Устройство состоит из (N + 1) логических элементов И 1, причем выход входного логического элемента И связан со счетным входом установочного счетчика 2, а первые входы N-выходных логических элементов И - с выходом установочного счетчика управляющего триггера 3, выход которого соединен с первым входом входного логического элемента И и со сбросовыми входами установочного счетчика и счетчика управления, оперативного запоминающего устройства 4 с произвольной выборкой, у которого выходы подсоединены ко входам записи установочного счетчика, а входы адреса - ко входам дешифратора 5, подключенного к выходам счетчика Ь управления, при этом выходы дешифратора связаны со вторыми входами выходных логических элементов И, а второй вход N его выходного логического элемента И дополнительно соединен со входом установки пуля управляющего триггера, вход установки единицы которого связан со входо.м старта 7, входа тактовой частоты 8, нодключеппого ко второму входу входного логического элемента И, выходного устройства 9, которыми являются выходы N-выходных логических элементов И, шин 10 записей, связанных со входа.ми оперативного запоминающего устройства с выборкой, выход установочного счетчика соединен со счетным входом счетчика управления и со входом разрешения выборки оперативного запоминающего устройства с произвольной выборкой. Многоканальный таймер работает следующим образом. В исходном состоянии управляющий триггер 3 находится в нулевом состоянии, блокируя по первому входу входной логический элемент И, счетчики 2 и 6. На вход 8 подается тактирующая частота. В оперативном запоминающем устройстве 4 по ишнам 10 записи записано N требуемых задержек (адрес записанных задержек, определяется состоянием счетчика 6). Выходные логические элементы И, кроме первого, блокированы по вторым входам уровнями напряжений, снимаемых с выходов дешифратора 5. На втором входе первого выходного логического элемента И присутствует разрешающий потенциал, соответствующий нулевому состоянию счетчика 6, а на входах записи счетчика 2 присутствуют уровни напряжепий, соответствующие устанавливаемой величине первой задержки. На выходах 9 сигналы отсутствуют. При подаче на вход 7 импульса запуска триггер 3 переключается в единичное состояние, деблокируя первый входной логический элемент И и счетчики 2 и 6. При этом в счетчик 2 из оперативного запоминающего устройства 4 переписывается код, соответствующий величине первой задержки, а на его счетный вход поступает тактирующая частота. Счетчик 2 считает импульсы, поступающие на его вход. В момент,, когда счетчик 2 отсчитает записанное количество и.мпульсов и устанавливается в нулевое состояние, на его выходе появляется задержанный во времени относительно стартового сигнала импульс, который поступает на первые входы выходных логических элементов И, на счетный вход счетчика 6 и на вход разрешения выборки оперативного запоминающего устройства 4. В первом канале 9-1 появляется выходной импульс. На выходе счетчика 6 возникает новый код. При этом дешифратор 5 деблокирует второй выходной логический элемент И и блокирует первый выходной логический эле.мент И, а на выходах оперативного запоминающего устройства 4 появляются уровни напряжения, соответствующие коду устанавливаемой величины второй задержки. В счетчике 2 записывается код, соответствующий величине второй задержки. Счетчик 2 считает импульсы, поступающие на его вход. В момент, когда счетчик 2 отсчитывает записанное количество импульсов и устанавливается в нулевое состояние, на его выходе появляется задержанный во времени относительно г,ыходпого сигнала первогю капала 9-1 импульс, который поступает на первые входы выходных логических элементов И, на счетный вход счетчика 6 и на вход разрещения выборки оперативного запоминающего устройства 4. Во втором канале 9-2 появляется выходной импульс. На выходе счетчика 6 возникает новый код и т. д. В момент, когда в канале 9-N ноявляется вь ходной импульс, на выходе счетчика 6 возникает новый код. На N-OM выходе дешифратора, связанный с N-biM выходным логическим элементом И, появляется сигнал, который блокирует по второму входу N-ый выходной логический элемент И и перебрасывает триггер 3 в нулевое состояние. Триггер 3 блокирует по первому входу входной логический элемент И и счетчики 2 и 6. Устройство й-озвращается в исходное состояние. Таким образом, многоканальный тай.мер выраба