Импульсный дешифратор Советский патент 1981 года по МПК H03K17/80 

1

Изобретение относится к вычислительной технике и может быть использовано в адресной части запоминающих устройств на магнитных сердечниках.

Известны импульсные дешифраторы с суммированием напряжений, в котором для устранения используется стробирование выходного сигнала, которое осуществляется с помощью транзисторного ключа, включенного последовательно с выходной шиной дешифратора и источников питания 1 .

Недостатком такого дешифратора является то, что для его работы необходимо формировать стробирующий сигнал, не перекрывающий во времени ни одного из входных сигналов и позволяющий устранить помехи на невыбранных выходах, что усложняет входные формирователи и стробирующие усилители.

Наиболее близким к изобретению по технической сущности и достигаемому результату является импульсный дешифратор, у которого нагрузка вклчена в последовательную цепь, состоящую из источника порогового напряжения, порогового элемента и цепи суммирования напряжений, образованной последовательно соединенными вторичными обмотками импульсных трансформаторов 2 ,

Недостаток этого устройства заключается в возникновении на невыбранных выводах дешифратора значительных помех, вызывае ллх как несовпадением задних фронтов входных сигналов, так и действием обратных выбросов.

Цель изобретения - уменьшение уровня помех на невыбранных выходных шинах импульсного дешифратора.

Поставленная цель достигается тем, что в импульсный дешифратор, содержащий импульсные трансформаторы,каждый из которых выполнен с двумя первичными и несколькими вторичными обмотками, количество которых равно количеству дешифрируемых кодов, цепи суммирования напряжений, подключенные одним из своих выводов к общей точке и выполненные из последовательно соединенных в соответствии с дешифрируемыми кодами вторичных обмоток трансфррматоров, пороговые элементы и источник порогового напряжения, и в котором каждая из выходных шин образована последовательным соединением цепи суммирования напряжений и порогового элемента, а первичные обмотки

0

каждого из трансформаторов подсоединены к соответствующим входным разря ным формирователям прямого и инверсного сигналов, введены параллельно соединенные резистор и конденсатор, включенные между общей точкой цепей суммирования напряжений и источником опорного напряжения.

На чертеже представлена схема четырехразрядного импульсного дешифратора ,

Схема дешифратора состоит из импульсных трансформаторов 1, представляющих собой магнитный сердечник, на который намотаны первичные обмотки

2и вторичные обмотки 3. Последовательно соединенные вторичные обмотки

3трансформаторов 1 образуют цепи суммирования напряжений, объединенные друг с другом одним из своих выводов . Последовательно с каждой цепь суммирования напряжений включен пороговый элемент 4, например диод, выход которого представляет собой выхоную шину 5 дешифратора. Нагрузка 6 включена в последовательную цепь, образованную последовательно соединенными источником 7 порогового напряжения, резистором 8, параллельно которому подключен конденсатор 9, вторичными обмотками 3 трансформаторов

1 и пороговым элементом 4. Первичные обмотки 2 трансформаторов 1 связаны с выходами входных разрядных формирователей прямого и инверсного сигналов (на чертеже не показаны).

Устройство ра,ботает следующим образом.

На входы дешифратора, которыми являются обмотки 2, поступают импульсные сигналы от формирователей прямого и инверсного сигналов. Во вторичных обмотках 3 возникают импульсы напряжения, которые алгебраически суммируются в каждой из цепей, образованных последовательно соединенными вторичными обмотками 3. В цепи/соответствующей поданному коду,амплитуда суммарного импульса напряжения превышает величину порогового напряжения, вследствие чего открывается пороговый элемент 4.Через сопротивление нагрузки 6, подключенной к выходу этого порогового элемента, протекает ток, максимальная величина которого определяется пороговым напряжением, величиной суммарного импульса, наведенного в выбранной шине 5 дешифратора, и сопротивлением нагрузки 6. Длительность импульса в нагрузке определяется временем заряда конденсатора 9 через сопротивление нагрузки 6, которое меньше длительности входных сигналов. При сопротивлении нагрузки б много меньшем величины сопротивления резистора 8 конденсатор 9 заряжается до величины выходного сигнала. Так как конденсатор 9 включен последовательно с источником 7 порогового напряжения; то за счет кратковременного увеличения напряжения срабатывания пороговых элементов 4 устраняются помехи, вызванные несовпадением фронтов,длительностей и формы входных импульсов а также действием обратных выбросов. К началу действия следующих входных сигналов конденсатор 9 через резистор 8 успевает разрядиться практически до нуля, благодаря чему напряжение срабатывания пороговых элементов 4 снижается до величины выходного напряжения источника порогового напряжения, что обеспечивает большую величину выходного сигнала.

Использование предлагаемого изобретения позволяет устранить на выходах импульсного дешифратора помехи, вызванные несовпадением фронтов,длительностей и формы входных импульсов вызванные изменением во времени параметров входных разрядных формирователей, а также помехи, вызванные действием обратных выбросов, что приводит к уменьшению уровня помех на невыбранных выходных шинах импульсного дешифратора.

Формула изобретения

Импульсный дешифратор, содержащий импульсные трансформаторы, каждый из которых выполнен с двумя первичными и несколькими вторичными обмотками, количество которых равно количеству дешифрируемых кодов, цепи суммирования напряжений, подключенные одним из своих выводов к общей точке и выполненные из последовательно соединенных в соответствии с дешифрируемьоми кодами вторичных обмоток трансформаторов, пороговые элементы и источник порогового напряжения, причем каждая из выходных шин дешифратора образована последовательным соединением цепи суммирования напряжений и порогового элемента, а первичные обмотки каждого из трансформаторов подсоединены к соответствующим входным разрядным формирователям прямого и инверсного сигналов, отличающийся тем, что, с целью уменьшения уровня помех,на невыбранных выходных шинах, в него введены паргшлельно соединенные резистор и конденсатор, включенные между общей точкой цепей суммирования напряжений и источником опорного напряжения.

Источники информации, принятые во внимание при экспертизе

1.Авторское свидетельство СССР 365044, кл. Н 03 К 17/80, 1970.

2.Авторское свидетельство СССР 155655, кл. Н 03 К 17/62, 1962 (прототип).

/

0

г 0

S 0

.-Е

1 1 Ъ X, Х

i