Преобразователь угла поворотаВАлА B КОд Советский патент 1981 года по МПК G08C9/04 

(54) ПРЕОБРАЗОВАТЕЛЬ УГЛА. ПОВОРОТА ВАЛА В КОД

. г . Изобретение относится к автоматике .и вычислительной технике и может быть использовано в преобразователях углового положения в цифровой коц. Известны устройства, реализующие алгоритм последовательного приближения. К их числу относится, например, .устройство, содержащее синусно-«;осинусный дат чик угла, синусный и косинусный выходы которого подключены ко входам переключателя квадрантов, выходы которого соединены со входами регистра (триггерыформирователи), блок управления, блок ключей и вычислительный . Недостатками данного устройства являются низкая точность из-ва неид&нтичности характеристик элементов, значитель ное время сходимости процесса преобразования необходимости выполнения на каждой его ступени одних и тех же обязательных операций. Наиболее близким по технической.сущности к предлагаемому является преобраз зователь, содержащий синусно-«осинус}п 1й .вращающийся трансформатор (СКОТ), синусный и косинусный выходы которого подключены через переключатель квадрант тов ко входам двух старших разрядов регистра выходного кода, и вьгчнсяяПельный блок 2. Недостатками этого преобразователя являются низкая точность и быстродействие неидентичности характервсгвк элементов и значительного времени- ско- дямости процесса преобразования. Цель изобретения - увеличение точности и быстродействия преобразователя. Поставленная цель достигается тем, что в преобразователь угла поворота вала в код введены функциональный пелнтель напряжения, первый коммутатор, содержащий три ключа, второй коммутатор, содержащий три пары ключей, третий коммутатор, блоки выборки и запомин1эния, преобразователь последовательного кода в параллельный и блок управления, выходы которого соединены с управляющими входами коммутаторов, вычислительного. 3 бло1;а и блоков выборки и запоминания, первый выхоа первого блока выборки и запоминания соединен с первыми вкоаами первого и второго коммутаторов, первый и второй выходы первого коммутатора подключены к соответствующим входам вычислительного блока, выходы которого соединены соответственно с первыми и вторыми входами второго и третьего блоков выборки и запоминания, первый выход второго блока выборки и запоминания соединен со вторым входом второго коммутатора и вторым входом первого коммутатора, вЫхоД которого соединен с первым входом компаратора, выхо которого соединен со входами блока управлений и преобразователя послецсюательного кода в параллельный, выходы которого соединены с младшими разрядами регистра, вторые выходы первого, второго и первый выход третьего блоков выборки и запоминания соединены соответственно с третьими, четвертым и пятым входами второго коммутатора, второй выход третьего блока выборки и запоминания соединен с шестым входом второго кся« мутатора и третьим входом первого коммутатора, выходы функционального делителя соединены со входами третьего коммутатора, выход которого соединен со вторым входом компаратора выходы синусно-косинусного вращающегося трансформатора подключены ко вхо дам первого блока выборки и запоминания. На чертеже показана структурная схе ма предлагаемого устройства. Преобразователь угла поворота вала в код содержит СКВТ 1, переключатель 2 квадрантов, блок 3 выборки и запоми нания, коммутатора 4,5 и 6, функциональный делитель 7 напряжения, компар тор 8, вычислитеяьный блок 9, блоки 1О и 11 выборки и запоминания, преоб разователь 12 последовательного кода параллельный, регистр 13, блок 14 управления, ключи 15-17 первого коммут тора, пары ключей 18-2О второго коммутатора. Преобразователь угла поворота вала в код работает следующим образом.. Выходные/напрТяжения GKBT 1 V iKVfT,)tsiti0 V sRVv SinW-tCOSe - максимальное значение и где Vn,,« круговая частота напряж ния Vn питания СКВТ; К - коэффициент трансформации СКВТ, постоянный для данного типа датчика; а - угол поворота СКВТ. Они подаются на блок 3 выборки и апоминания, который выделяет и запомиает их амплитудные значения, и на устойство 2, которое по результатам аналиа знака фазы этих напряжений относительо напряжения питания определяет квад, рант угла поворота 9 и ставит ему в оответствие двухразрядный код (заноситя в два старших разряда регистра 13 епосредственно). Далее процесс преобоагзования осуществляется поэтапно, причем последовательность этапов и вид выполняемых на каждом этапе операций задаются блоком 14 управления. На первом этапе (по сигналу блока 14 управления) устанавливаются в замкнутое положение определенные ключи коммутаторов 4 и 6 (в коммутаторе 4, который раскрыт на чертеже, замкнут ключ 15), и ко входам компаратора 8 подключаются напряжения УО Sin (4 и У g gin 0-, с первого выхода функционального делителя 7напряжения и с синусного выхода устройства 3 соответственно VQ - опорное напряжение; Ку - коэффициент передачи устройства 3; 45 значение первого эталонного угла и 0 0- - значение искомого угла. Если sin в (, , то компаратор 8срабатывает, определяя следующую послецовательность действий. Сигнал - логической 1, соответствую- щий выполнению указанного условия, с выхода компаратора 8 через преобразователь 12 последовательного кода в параллельный заносится в третий старший разряд регистра 13, По сигналу, формируемому блоком 14 управления в соответствии с тем же условием, на входы вычислительного блока 9, через коммутатор 5, в котором замкнута пара ключей 18, подаются напряжения VQS-irtQj, и VQCOS ; с выходов устройства 3; и вычислительный блок 9 по управляющему формирует напряжения вица V Sin 9 Sb dL , V COSe COSot. , VgCOSe SiHoL , YgSlnS COSoL , попарные сумма и разность этих напряжений дает на выходах вычислительного блока 14 Vj,co0C0 -oLJ vicos0ai (1),, (,)-visin62 , (Z) где Q , . Напряжения (1 и 2) запоминаются устройством 10 выборки и запоминания, после чего схема преобразователя возвра щается в искоцное состояние (все ключи коммутаторов разомкнуты, а все устройства выборки и запоминания - кроме уст ройства 10 - перевеаены в режим слеже ния) и готова к выполнению операций на следующем этапе, для которого вкоднь ми сигналамибудут напряжения вида (1) и (2) с выходов устройства 3, а эталонным углом - 22,5°. Если же Sin в sin oL-i i то логичес кий О, соответствующий выполнению данного условия, с выхода компаратора 8 через преобразователь 12 последовательного кода в параллельный заносится в третий старший разряд регистра 13, после чего скема уже готова к выполнению операций на втором этапе, для которого входными сигналами будут по-прежне му напряжения V(; Si« &i и V CO&d/j с выходов устройства 3, а эталонным углом - угол, вдвое меньший, чем ot т. е г 22,5. При этом,, в отличие от известных преобразователей угол - код последовательного приближения {1 и 2), вычислительный блок 9 как бы пропускает первый этап., т. е. он не работает в режиме повторного формирования напряжений у|, ву, и .os9, приа.О°, на что в известных преобразователях, в которых применяется указанный режим, в силу жесткой связи между ступенями (этапами), затрачивается определенное время, ограничивающее скорость сходимости процесса преобразования. На вторсл и последующих этапах по следовательность действий аналогична рассмотренной выше для первого этапа. По результатам, например, трек этапов в регистре 13 записывается код, отображающий с точностью до пяти полученных разрядов искомый угол поворота Таким образом, точность и быстродействие предлатаемого преобраа(ателя угла поворота вала в код повышена по сравнению с точностью и быстродействием известных преобразователей. Формула изобретения Преобразователь угла поворота вала в код, содержащий сннусно-косинусный . вращающийся трансформатор, синусный и косинусный выходы которого подключены к соответствующим входам переключателя квадрантов, выходы которого соединены с входами двух старших разрядов регистра, вычислительный блок, отличающ и и с я тем, что с целью увеличения точности и быстродействия, в него вредены функциональный .делитель напряжения, первый коммутатор, содержащий три ключа, второй коммутатор, содержащий три пары ключей, третий коммутатор, компаратор, блоки выборки и запоминаний, преобразователь последовательного кода в параллельный и блок управления, выходы которого соединены с управляющими ьхо- дами коммутаторов, вычислительного блока и блоков выборки и запоминания, первый выход первого блока выборки и запЬминания соединен с первым входом первого к(мутатора и первым входом второго KOMMjrraTopa, выходы которого подключены к соответствующим входам вычислительного блока выходы которого соединены соответственно с ггервыми и вторыми входами второго и третьего блоков выборки и запоминания, первый выход второго блока выборки и запоминания соединен со вторыми входами первого и второго коммутаторов, выход первого коммутатора соединен с первым входом компаратора, выход которого соединен Со входами блока управления и преобразователя последовательного кода в параллельный, выходы которого соединены с младшими разрядами регистра, вто- рые выходы первого, второго и первый выход третьего блоков выборки и запоминания соединены соответственно с третьим, четвертым и пятым входами второго коммутатора, второй выход третьего бло- ка выборки и запоминания соединен с шестым входом второго коммутатора и третьим входом первого коммутатора, выходы функционального делителя соединены со- входами третьего коммутатора, выход которого соединен со вторым вхоом компаратора, выходы синусно-«осиусного вращающегося трансформатора одключены ко входам первого блока выорки и запоминания. Источники информации, принятые во внимание при экспертизе 1.Авторское свидетельство СССР 482784, кл. G 08 С 9/О4. 2.Авторское свидетельсгво СССР 501407, кл. G 08 С 9/О4, 1.12.74 (прототип).