Цифровой анализатор спектра Советский патент 1981 года по МПК G06F17/10 G01R23/00 

(54) ЦИФРОВОЙ АНАЛИЗАТОР СПЕКТРА

1

Изобретение относится к автоматике и вычислительной технике, а именно к устройствам для вычисления в реальном масштабе времени временных спектральных огибающих сигналов по п спектральным полосам в цифровом виде, и может найти широкое применение при-парсшлельном спектральном анализе электрических сигналов. При этом под i -ой (1 i- П ) временной спектральной огибающей понимается значение амплитуды сигнала в i -ой спектральной полосе.

Известны устройства, предназначенные для вычисления временных спектральных огибающих электрических сигналов 1, содержащие блоки задержки и блоки взвешенного сугдашрования. К недостаткам известных, устройств следует отнести сложность конструкции при реализации их цифровыми схемами из-за большого количества блоков взвешенного суммирования и неоднородность структуры.

Наиболее близким по технической сущности кданному изобретению является устройство 2, которое может быть реализовано как в аналоговом, так и в цифровом виде.. В последнем

случае оно должно содержать аналого-

цифровой преобразователь сигна-. лов. Кроме того, если известное устройство использовать для вьщеления временных спектральных огибающих электрических сигналов, то в него необходимо ввести блоки выделения временных спектральных огибающих (фильтры нижних частот). Такое станoдартное техническое решение позволяет реализовать такое устройство в .цифровом виде и использовать его для вычисления временных спектральных огибающих электрических

5 сигналов.

Устройство имеет один вход и П выходов. и содержит генератор, аналого-цифровой преобразователь, имеющий один информационный вход, являю0щийся входом устройства, и один управляющий вход, блоки задержки, каждый из которых имеет информационный вход, управляющий вход, подсоединенный к выходу ген.ератора,

5 блоки преобразования, каждый из которых имеет 6 входов и К выходов, и состоит из К блоков взвешенного суммирования, блоки выделения спектральных огибающих, выходы которых 0 являют ся выходами всего устройства.

Каждый блок взвешенного суммиования представляет собой специалиированный вычислительный блок, обранный на цифровых элементах,, наример микропроцессорах, реализующий ункцию взвешенного суммирования 5 игналов, поступающих на S его вхоов с выходов соответствующих блоков адержки.

Функция, реализуемая блоками взвеенного суммирования, выраженная в налитической форме, может быть запиана в следующем виде:

vui.,(.i), (1)

где i - дискретные моменты времени (t 0,1,2);

y(t) - сигнал на выходе блока

взвешенного суммирования; (f - л-ый весовой параметр x(t) - входной сигнал на (-ом входе блока взвешенного суммирования.

К недостаткам известного устройства следует отнести низкую однородность структуры и большую сложность конструкции из-за большого количества блоков преобразования-(большого количества блоков взвешенного суммирования) , требования к которым по быстродействию на разных уровнях иерархии различны.

Целью изобретения -является упрощение устройства.

Поставленная цель достигается тем, что известное устройство, содержащее генератор, аналого-цифровой преобразователь, п блоков выделения интегральной огибающей,Г( Р вычислительных блоков и р груНТГ блоков задержки по К () блоков задержки в 6-ой (,i) группе, при этом выход генератора соединен с управляющими входами блоков задержки всех групп и управляющим входом аналого-цифрового преобразователя, вход которого является входом анализатора, а выход аналого-цифрового преобразователя подключен к входу первой группы блоков задержки, выход которого соединен со входом первого вычислительного блока, выходы которого соединены с соответствующими входами второй группы блоков задержки, а выходы блоков выделения огибающей являются выходами ансшизатора, дополнительно содержит г -1 входных и выходных коммутаторов и г -1 делителей част9ты, причем выходы блоков задержки л -ой (2,г) группы соединены с соответствующими входами ч -1-го входного коммутатора, выходы которого соединены со входами 4 -го вычислительного блока, выходы которого подключены ко входам -го выходного коммутатора, выходы i -1-го (,г-1) выходного коммутатора подключены

к соответствующим входам -J +1-ой группы блоков задержки, выходы г-1-го выходного коммутатора соединены со входами соответствующих блоков выделения огибающей, выход генератора соединен со входом ч -го

(it:i,r-l) делителя частоты, выход которого подключен к управляющим входам л -го входного и выходного

коммутаторов.

На чертеже приведена структурная схема предлагаемого устройства.

Устройство имеет один вход и п выходов и содержит генератор 1, аналого-цифровой преобразователь 2, имеющий информационный вход, являющийся входом устройства,и управляющи вход, блоки 3-1, 3-2 , . . . , 3-3, . . . , 3-В, .. . , 3-Г Зсщержек, каждый из которых имеет информационный вход, управляющий вход и 5 выходов, вычислительные блоки 4-1,, . . ,,4-3, . . . , 4-Р, . . . , 4-Р каждый из которых имеет 5 входов иК. выходов и состоит из К блоков 5-1,..., 5-К взвешенного суммирования каждый из которых имеет 5 входов, подсоединенных к входам (каждый друг к другу) соответствующего вычислительного блока, и выход, являющийся од-ним из К. выходов соответствующего вычислительного блока, блоки 6-1,.;.,б-М выделения (спектральных огибающих, выходы которых являются выходами устройства-, входные коммутаторы 7-1, 7-2 ,. .. , 7-(8-1) ,. . . , 7-(Г-1), каждый из которых имеет информационные входы и управляющие входы, выходные коммутаторы 8-1,8-2, . . . ,8-(е-1) , . . . ,8-(р-1) , каждый из которых имеет информационные входы и управляющие входы, делители частоты блока 9-1,9-2,...9-(К-1)..., 9-(Г-1) . .

Рассмотрим работу предлагаемого цифрового анализатора спектра электрческих сигналов. Период работы устройства за время Т , определяе.мое периодом следования синхроимпульсов, вырабатываемых генератором 1, . будем называть тактом работы устройства.

Входной аналогрвый сигнгш, содержащий спектр в полосеДг tpf требующий спектрального преобразования, преобразуется блоком 2 в цифровую форму с частотой , вырабатывамой генератором 1. .

Цифровой сигнал с выхода блока 2 преобразуется К цифровыми полосовыми фильтргилй первого уровня иерархии , имеющих равные полосы пропускания, равномерно делящих частотный .диапазон О tp иа К одинаковых участков. I-

Каждый такой цифровой -полосовой фильтр первого уровня иерархии собран на базе блока 3-1 задержки и блока 4-1, Причец} выходу | -го (1 6- j 6 К ) цифрового полосового фильтра соответствует л -ый выход блока 4-1. Частота следования отсчетов вых ного сигнала любого цифрового пол вого фильтра первого уровня иерар равна частоте 1 . При этом кажды такой сигнал с выхода полосового фильтра первого уровня иерархии является входным сигналом для соот ветствующих цифровых полосовых фильтров второго уровня иерархии, а полоса пропускания является заданным частотным рабочим диапазоно для соответствующих цифровых -поло вых фильтров второго уровня иерарх Следовательно, полосовые цифровые фильтры второго уровня иерархии имеют Зсщанные частотные рабочие диапазоны в 1 раз меньше полосы О-{п, а частоту следования отсчето входных сигналов, равную 11 . Цифровые сигналы с выходов блок 4-1 преобразуются К полосовыми фильтрами второго уровня иерархии имеющих равные полосы пропускания равномерно делящих частотный диапа зон исследуемого сигнала - io на К одинаковых участков, Каждый такой цифровой полосовой фильтр второго уровня иерархии собран на базе блоков 3-3 задержки входного коммутатора 7-1,блока 4-2 и выходного коммутатора 8-1. Входной коммутатор 7-1 имеет 5- К информационных входов, управля щий вход, 5 выходов и К состояний, определяемых сигналом на управляю. щем входе данного блока 7-1. Выходной коммутатор 8-1 имеет К информационных входов, управляющий вход, К выходов и К состояний, определяемых сигналом на управляющем входе данного блока 8-1. Приче выходу j -го {16- J 6 К ) цифро вого полосового фильтра соответствует j -ый выход выходного коммута . Частота следования отсчетов выходного сигнала любого цифрового полосового фильтра второго уровня иерархии определяется периодом работы входного и выходного коммутаторов, который равен К тактам работы устройства, и, которая . (частота) в К раз меньше частоты преобразования в цифровую форму исспе |ем6го входного сигнала,т.е.равна в личине f ,/К..Частотных искажений спектральных огибающих по выходам Сданных полосовых фильтров не возникает, так как заданный рабочий диапазон для полосовых фильтров второго уровня иерархии в К раз меньше рабочего частотного Диапазона исследуемого входного сигнала При этом каждый такой .сигнал с выхо соответствующего полосового фильтр второго уровня иерархии является входным сигналом для соответствующих цифровых полосовых фильтров третьего уровня иерархии, а полоса пропускания такого цифрового полосового фильтра второго уровня иерархии является заданным частотным рабочим диапазоном для соответствующих цифровых полосовых фильтров третьего уровня иерархии. Следовательно, цифровые полосовые фильтры третьего уровня иерархии имеют заданные частотные рабочие диапазоны меньше полосы |2,-4р и имеют частоту следования отсчетов входных сигналов,равную 1ц/К1. Из выходных сигналов цифровых полосовых фильтров г -го уровня иерархии блоки 6-1,...,6- п вьщеляют временные спектральные огибающие исследуемого входного сигнала, Такимобразом, предлагаемый цифровой анализатор спектра электрических сигналов является простым по конструкции и однородным по структуре. Устройство имеет широкий динамический диапазон, может работать в широком частотном диапазоне анализа электрических сигналов. Формула изобретения Цифровой анализатор спектра содержащий генератор, аналого-цифровой преобразователь, п блоков выделения интегральной огибающей, г (г ,u ti) вычислительных. блоков и г групп блоков задержки по К ( 1 ,р) блоков задержки в 6 -ой (,) группе,при этом выход генератора соединен с управляющими входами блоков задержки всех ifpynn и управляющим входом аналого-цифрового преобразователя, вход которого является входом анализатора, а выход аналого-цифрового преобразователя подключен ко входу первой группы блоков задержки, выход которого соединен со входом первого вычислительного блока, выходы которого соединены с соответствующими входами второй группы блоков задержки, а выходы блоков выделения интегральнОй огибающей являются выходами анаизатора, о т л и ч а ю щ и ис я тем, что, с целью упрощения, он содержйт Г -1 входных и выходных комутаторов и Г -1 делителей частоты, причем выходы блоков эгицержки ( -ой (2,г) группы соединены с соответствующими входами ч -1-го входного коммутатора, выходы которого соедиены со входами -го вычислителього блока, выходы которого подклюены ко входам 4-го выходного комУтатора, выходы i -1-го ((2;г-1) ыходного коммутатора подключены к оответствующим входам i -И-ой руппы блоков задержки, выходы

Г-1-ГО выходного коммутатора соединены со входами соответствующих блоков выделения интегральной огибающей, выход генератора соединен со входом -го (Ь. 1,-1) делителя частоты, выход которого подключен к управляющим входам -го входного и выходного коммутаторов.

Источники информации, . принятые во внимание при экспертизе

1