Устройство для сравнения двоичныхчиСЕл Советский патент 1981 года по МПК G06F7/02 

Изобретение относится к автоматике и вычислительной технике и может быть использовано в цифровых системах контроля и управления, работающих в реаль ном масштабе времени вычислительных систем Коллективного пользования. Известно устройство для сравнения двоичных чисел допусками, содержащее двоичный счетчик, блок памяти, блок сра нения элементы И, инвертор, формирователь импульсов, три1Гтеры р.. Недостатками этого . устройства являются низкое быстродействие и сложность. Наиболее близким техническим решен ем к предлагаемому является устройство для сравнения двоичных чисел, содержащее регистр, элементы задержки, нака:- пливающий сумматор, группу элементов И, ИЛИ 2. Недостатком данного устройства является низкое быстродействие. Цель изобретения - повышение быстр действия. Поставленная цель достигается тем, что в устройство содержащее регистр, , входы которого соединены с информационными входами устройства первой группы, а прямые и инверсные выходы ,, подключены .ко входам элементов И н второй групп соответственно, выходы элементов И первой и второй групп соединешз со входами элементов ИЛИ первой н второй групп, элементы задержки, первый накаплнваюпшй сумматор, элементы И, введен второй накапливающий сумматор, причем выходы элементов ИЛИ первой группы соединены с входами первой группы первого накапливающего сумматора, входы второй группы которого подключены к информационным входам устройства второй группы, выходы элементов ИЛИ второй группы соединены с входами первой группы второго накапливающего сумматора, входы второй группы которого подключены к информационным входам третьей группы устройства, управляющий вход устрой

ства соединен с управляющими входами элементов И второй группы и через первый элемент задержки - с первыми управляющими входами элементов И третьей, четвертой и пятой групп и со входом второго элемента задержки, выход которого под ключен к управляющим входам элементов И первой группы и чррез третий элемент задержки - к управляющему входу регистра, прямые выходы которого соединены со входами элементов И третьей, четвертой и пятой грул, прямой и инверсный выходы знакового разряда первого накапливающего сумматора ;-. подключвны КО вторым управяяю- щим входам элементов И третьей группы и к первому Входу элемента Исоответ-. ственно, прямой и инверс шхй выходы знакового разряда Второго накапливающего сумматора соединены со вторым входом элемента И и со вторыми управляющими входами элементов И пятой группы соответстве:шо, выход элемента И подключен ко вторым управляющим входам элементов И четвертой группы.

На чертеже приведена блок-схема устройствёо

Схема устройства содержит регистр 1 накалливагощие сумматоры 2 и 3, группы элементов И , группы элементов ИЛИ 9 и 10, элементы 11-13 задержKHj элементы И 14, иш{юрмационные входы 15-17, выходные шины 18-2О, управляющий вход 21.

Устройство работает следующим образом.

Значения верхнего и нижнего допусков по информационным входам 16 и 17 поступают в накапливающие сумматоры 2 и 3. Числа для сравнения записыва отся в регистр 1 в параллельном или последовательном двоичном кодах в зависимости от типа источника сравниваемых чисел. Сигнал управления с управляющег входа 21 подается на управляющие входы группы элементов И 5 и на , вход элемента 11 задержки. Группа элементов И 5 открывается, и обратный код числа через группы элементов ИЛИ 9 и 10. поступает в накапливающие сумматоры 2 а 3. В накапливающих сумматорах 2 и 3 образуются коды сумм соответстве но верхнего и нижнего допусков со сравйиваемым числом, гфи этом состоя- щш знаковых: триггеров суммато)ов зависят от элачений допусков и сравниваемого числа. На информационные входы групп элементов И 6-8 с прямых выХОДОВ регистра 1 поступает значение кода сравниваемого числа, а на их управляющие входы - сигнал управления, задержанный элементом 11задержки на время переходных процессов в сумматорах.

Если сравниваемое число окажется , болыие верхнего допуска, то в таком случае знаковый триггер накапливающего сумматора 2 будет в единичном состоянии и сигнал с прямого выхода этого триггера подается на группу элементов И 6. При этом сравниваемое число выдается через группу элементов И 6 на выходную щину 18 Больше допуска. Если сравниваемое число окажется больш нижнего допуска и меньше верхнего допуска, то в этом случае знаковые триггеры сумматоров 2 и 3 верхнего и нижнего допусков будут соответственно в нулевом и един1«ном состояниях. Сигналы .со знаковых триггеров сумматоров подаются на элементы И 14, а с его выхода на группу элементов И 7. При этом сравниваемое число выдается на выходную щину 19 Норма. Если сравниваемое число окажется меньше нижнего допуска, то в этом случае знаковые триггеры сумматоров будут в нулевом состоянии. Сигнал с инверсного выхода зншсового триггера сумматора 3 нижнего допуска поступает на группу элементов И 8 и сравниваемое число выдается на шину 2О Меньше допуска.

Сигнал управления, задержанный элементом 12 задержки на время выдачи результата на одну из выходных шин 18-20, поступает на группу элементов И 4. Прямой код сравниваемого чис ла с прямого выхода регистра 1 через группу элементов И 4, ИЛИ 9 и 10 поступает на входы сумматоров, при этом /к содержимому сумматоров прибавляется прямой код сравниваемого числа. В на- капливающем сумматоре,2 восстанавливаеся значение верхнего допуска, а в накапливающем сумматоре 3 - н окнего.

Сигнал управления, задержанный элементом 13 задержки на время восстановления допусков в накапливающих сумматорах 2 и 3, поступает на щину сброса регистра 1 и очищает регистр, подготавливая его к приему нового чи«1ла для сравнения.

Устройство обеспечивает повышеаие быстродействия, тб1К как в нем сравнение числа сдопусками осуществляется за один такт. формула изобретения Устройство для сравнения двоичных чисел, содержащее регистр, входы которого соединены с. информационными входами устройства первой группы, а прямы и инверсные выходы подключены ко входам элементов И первой и второй групп соответственно, выходы элементов И первой и второй групп соединены со входами элементов ИЛИ первой и второй групп. , элементы задержки, первый накапливающий сумматор, элементы И, о т лич ающееся тем, что, с целью повьпиения быстродействия, в него введе второй накапливающий сумматор, причем выходы элементов ИЛИ первой группы соединены с входами первой группы первогб накапливающего сумматора, входы второй группы которого поключены к информационным входам устройства втор группы, выходы элементов ИЛИ второй группы соединены со входами первой группы второго накапливающего суммато входы второй группы которого поключены к информационным входам третьей группы устройства, управляющий вход устройства соединен с управляющими входами элементов И второй группы к через элемент задержки - с первыми управляющими входами элементов И тр« тьей, четвертой в пятой групп и со входом второго элемента задержки, вьисод fcoTOрого подключен к управляющим входам элементов И первой группы и через третий элемент задержки - к управляющему входу регистра, прямые выходы KOTqporo соединены со входами элементов И третьей, четвертой и пятой групп, прямой и инверсный выходы знакового разряда первого накапливающего сумматора подключены ко вторым управляющим входам элементов И третьей группы и к первому входу элемента И соот.-ветственно, прямой k инверсный выходы знакового второго накапливающего сумматора сое- Д1шены со вторым входом элемента И и со управляющими входами элементов И пятой группы соответственно, выход элемента И подключен ко вторым управляющим входам элементов И четвертой группы. Источники информации, 1фшштые во внимание при экспертизе 1.. Авторское свидетельство СССР № 538358, кл. Q Об F 7/О2, 197а 2, Авторское свадетельство СССР № 64632О, кл. q 06 F 7/02, 1976 (прототип).

621

13