Устройство для сравнения чисел Советский патент 1983 года по МПК G06F7/04 

(54) УСТРОЙСТВО ДЛЯ СРАВНЕНИЯ ЧИСЕЛ

Изобретение относится к автоматике и вычислительной технике и может быть испальзовано в цифровых системах контроля и управления, работаюпих в реальном масштабе времени, в вычислительных системах коллективного пользования сетях ЭВМ.

Известно устройство для сравнег ния двоичных чисел с допусками, со-, держащее двоичный счетчик, блок паNiHTH, блок сравнения, элементы И,.; инвертор, формирователь импульсов, триггеры.

Сравнение двоичного числа с нижним и верхним допусками и выдача сигналов Меньше, Больше, Норма осуществляется с помощью блока сравнения, на который последовательно : подаются значения нижней и верхней границ допуска, а также текущее значение контролируемой величины il

Недостатками этого устройства являются низкое быстродействие, сложность и ограниченные функциональные возможности. .

Наиболее близким техническим решением к предлагаемому является устройство для сравнения двоичных чисел, содержащее регистр, группы элементов И, ИЛИ, накапливающие сумматоры.

элементы И, ИЛИ, триггеры, элементы задержки, причем первый информаци-. онный вход устройства соединен с информационными входами регистра, прямые выходы которого подключены к первым входам элементов И первой , группы, выходы которых соединены с першлми входами группы элементов ИЛИ, инверсные выходы регистра подключены

10 к первым входам элементов И второй группы, выходы которых соединены с первыми информационными входами перВ.ОГО и второго сумматоров, другие информационные входы, которые соеди15нены с второй и третьей информационными шинами устройства соответственно, первая шина управления устройством подключена к входу установки в единичное состояние первого-триг20гера и к первым входам первого и второго элементов ИЛИ, прямой выход первого триггера соединен с первым входом первого элемента И, другой вход которого соединен с второй ши25ной управления устройством и с вхот-дом первого элемента задержки, а его выход - с первыми входами третьего, четвертого и пятого элементов ИЛИ, выход первого элемент задержки сое30динен с инверсным входом первого

триггера, вторым входом второй группы элементов И, с входами второго элемента задержки, выход которого соединен с входом третьего элемента задержки, выход которого соединен с входом четвертого элемента задержки, выход которого соединен с входом управления регистра и с другим входом третьего элемента ИЛИ, выход которого соединен с вторыми входами первой группы элементов И, выход второго элемента задержки соединен с первыми входами второго и третьего элементов И соответственно к с riepвыми входами третьей, четвертой и пятой групп элементов И, вторые входы которых соединены с прямыми выходами регистра, а их выходы - с первой, второй и третьей выходными шинами устройства соответственно С2.

Однако устройство осуществляет сортировку и определяет экстремальгеле значения только модулей чисел, а ссфтировка и выбор экстремальных значений чдасел с произвольными з;наками не может выполняться.

Цель изобретения - расширение области применения устройства за счет сравнения чисел и выбора экстремальных величин с разными знаками.

Поставленная цель достигается тем, что в устройство для сравнения чисел, содержащее регистр, группы элементов И и ИЛИ, сумматоры, элементы И, ИЛИ и ИЛИ-НЕ, триггеры, элементы задержки, дешифраторы, причем первый информационный вход устройства соединен с информащионным входом регистра, прямые выкод которого подключены к информационным входам элементов И первой, второй, третьей и четвертой групп, инверсные выходы регистра соединены с информационными входами элементов И пятой группы, выходы элементов И первой и пятой групп подключены к вводам -элементов ИЛИ группы, выходы которых соединены с первыми информационными входами первого и второго сумматоров инверсные выходы которых подключены к вхрдам первого и второго элементов ИЛИ соответственно, прямые выходы пе вого и второго сумматоров соединены .с информационными входами элеме нтов И шестой и седьмой групп соответственно, прямой и инверсный выходы знакового разряда первого сумматора и выход первого элемента ИЛИ подключены к первому, второму и третьему входам соответственно первого дешифратора, прямой и инверсный выходы знакового разряда второго сумматора и выходвторого элемента ИЛИ соединены с первым, зтарам и третьим входа ми соответственно второго дешифратора, выходы первого и второго дешиф раторов подключены к первым управляющим входам элементов И второй и четвертой групп соответственно и к входам элемента ИЛИ-НЕ, выход которого соединен с первыми управляющими входами элементов И.третьей группы, управляющий вход устройства подключен к первому входу первого элемента И и через первый элемент задержки - к входу установки в нулевое состояние первого триггера, к управляющим входам элементов И пятой группы и к входу второго элемента задержки, выход которого соединен с вторыми управляющими входами элементов И второй, третьей и четвертой групп и через третий элемент задержки с первым входом третьего элемента ИЛИ и с входом четвертого элемента задержки, выход которого подключен к входу установки в нулевое состояние регист)ра, вход начального пуска устройст1ва соединен с первыми входами четвертого и пятого элементов ИЛИ и с входами установки в единичное состояни первого и второго триггеров, прямой выход первого триггера подключен к второму входу первого элемента И, выход которого соединен с первыми входами шестого и седьмого элементов ИЛИ и вторым входом третьего элемен та ИЛИ, вход опроса устройства подключен к входу установки в нулевое состояние второго триггера, к управляющим входам элементов И шестой и седьмой групп и через пятый элемент задержки к вторым входам четвертого и пятого элементов ИЛИ, выходы которых соединены с входами установки в нулевое -состояние первого и второго сумматоров соответственно, введены триггеры знаков, элементы И и ИЛИ, а прямой выход знакового разряда регистра соединен с четвертыми входами первого и второго дешифраторов и с первыми входами второго и третьего элементов И, выходы которых подключены к входам установки в единичное состояние первого и второго триггеров.знаков с6отве ственно, инверсный выход знакового разряда регистра соединен с пятыми входами первого и второго дешифраторов, выходы которых подключены к первым входам четвертого и пятого элементов И соответственно, вторые входы четвертого и пятого элементов И соединены с выходом второго элемента задержки, выходы четвертого элемента И через шестой элемент задержки подключен к третьему входу четвертого элемента ИЛИ и к входу седьмого элемента задержки, выход которого соединен с вторым .входом шестого элемента ИЛИ, выход которого соединен с вторым входом второго элемента И, выход пятого элемента И подключен через восьмой элемейт задержки к третьему входу

пятого элемента ИЛИ и к входу девятого элемента задержки, выход которого соединен с вторым входом седьмого элемента ИЛИ, выход которого соединен с вторым входом третьего элемента И, прямой выход второго триггера подключен к третьим входгии четвертого и пятого элементов И, вт рой информационный вход устройства соединен с вторым информационным входом первого сумматора и с информационным входом первого триггера знака, прямой и инверсный выходы которого подключены к шестому и седьмому входам соответственно первого дешифратора, третий информационный вход устройства соединен с вторым информационным входом второго суьщлатора информационным входом вторго триггера знака, прямой и инверсный выходы которого подключены к шестому и седьмому входам второго дешифратора.

Первый дешифратор состоит из элементов И и ИЛИ, причем первый вход дешифратора соединен с первым входом первого элемента И, выход которго подключен к перВ1Ому входу элемента ИЛИ, второй вход дешифратора I соединен с первым входом второго элемента И, выход которого подключен к второму входу элемента ИЛИ, третий вход дешифратора соединен с вторцп4и входами первого и второго элементов И, четвертый вход деишфратора подключен к третьему входу первого элемента И и к первому входу третьего элемента И, выход которого соединен с третьим входом элемента ИЛИ, пятый,и шестой входы ,дешифратора подключены к третьим входсш первого и второго элементов И соответственно, седьмой вход дешифратора соединен с четвертым входом звторого элемента И и с вторым входом третьего элемента И.

Второй дешифратор содержит э ёмеиты И и ИЛИ, причем первый и второй входы дешифратора соединены 1с первыми входами первого и второго элементов И соответственно, третий вход дешиыфратора подключен к вторым вход первого и второго элементов И, четвертый вход дешифрат а соединен с третьим входом второго элемента И и с первым входом третьего элемента И, ПЯТЕЛЙ и шестой входы дешифратора подкошочены к третьеялу входу первого элеилента И и к четвертому входу второго эдемента И соответственно, седьмой вход дешифратора соединен с четвертым входом первого элемента И и с BTOE«IM входом третьего элемента И, выходы элемеи тов И подключены к входам элемента ИЛИ, выход которого соединен с шлходом дешифратора.

На фиг. 1 приведена блок-сх ма устройства; на фиг. 2 и 3 - функциональные схеил дешифраторов.

Устройство содержит триггеры 1 и 2, триггеры 3 и 4 знаков, эле-.

менты 5 - 13 задержки, элементы И 14 - 24, элементы ИЛИ 25 - 33, регистр 34,группы элементов И 35 - 41, (группу элементов ИЛИ 42, сумматоры 43 и 44, элемент ИЛИ-НЕ 45, дешифра0 торы 46 и 47, выходы 48 - 52 устройства, информационные входы ёЗ - 55 устройства, вход 56 опроса, управляю щий вход 57, вход 58 начального пуска. Элементы И 19 - 21 и ИЛИ 32

5 входят в состав дешифратора 47, а элементы И 22 - 24 и ИЛИ 33 входят в состав дешифратора 46.

Устройство может работать в режиме сравнения поступакяцих чисел с заданQ ными допусками и в режиме поиска экстремальных чисел. В обоих режимах поступивише на устройство числа сравниваются с допусками и в .зависимости от результата сравнения

5 распределяются по трем группам: числа меньше нижнего допуска, числа больше верхнего допуска, числа равны допускам или находятся в интервале между ними.

В режиме сравнения чисел с допусками последние устанавливгиотся перед началом работы и не меняются.

В режиме поиска экстремальных чисел допуски в процессе работы меняются. В качестве нижнего и верх него допусков используются наименьшее и наибольшее числа соответственно из поступивших на вход устройства чисел.

0 В конце цикла работы в сумматорах нижнего и верхнего допусков записаны минимальное-и максимальное числа из чисел, поступивших на вход устройст- . ва. Выдача экстремальных чисел про- (

5 изводится и конце цикла работы. Де- шифраторы 46 (фиг. 2) и 47 (фиг. 3) представляют собой логические автоматы без памяти. Каждый дешифратор . состоит из трех элементов И и элеQ мента ИЛИ. .

Устройство работает следую&дам образом.

В режимесравнения поступающих чисел с заданными допусками числа,

5 соответствующие значениям нижнего и , верхнего допусков, с их знаками по информационным входам 53 и 54 со- . ответственно поступают в сумматоры 43 и 44,, а знаки допусков, кроме

0 того, заносятся в триггеры з,наков 3 и 4..

Сравнивае{ «е числа по инфс мационному входу 55 записмвгиотся в регистр 34. Числа поступают в паралле5 льном или последовательном коде в

зависимости от типа источника сравниваемых чисел. «

С выхода регистра 34 прямой код числа подается на информационные входы групп элементов И 36, 39, 40 и 41, обратной код - на входы группы элементов И 35.

С прямого и инверсного выходов знакового разряда регистра 34 сигналы поступают на входы дешифраторов 46 и 47. В исходном состоянии триггеры 1 и 2 находятся в нулевом состоянии и своими потенциалами с единичных выходов запирают эл менты И 17, 18 и 15,

После записи, числа на управляющий вход 57 подается сигнал, который через элемент 6 задержки поступает на вход элемента 5 задержки и на . управляющие входы группы элементов И 35.

. По этому сигналу обратный код содержимого регистра 34 через группу элементов ИЛИ 42 выдается на входы сумматоров 43 и 44, В сумматорах 43 и 44 получаются обратные коды сумм нижнего и верхнего допусков с сравниваемым числом.

Коды знаков сравниваемого числа (триггер знака регистра 34),нижнего допуска (триггер знака 3), верхнего допуска (триггер знака 4), коды знаков сумм (триггеры знаков сумматоров 43 и 44) и результаты проверки содержимого сумматоров на нуль (выходы элементов ИЛИ 30 и 31) поступают на входы дешифраторов 46 и 47.

В случае, когда число меньше нижнего допуска, единичный появляется на выходе дешифратора 46 и поступает на управляющий вход гpyп пы элементов И 39, а при сравниваемом числе, большем верхнего допуска единичный потенциал формируется на выходе дешифратора 47 и подается на управляющие входы группы элементов и 41. ,

Если число равно одному из допусков или находится в интервале между ними, на выходах дешифраторов формируются нулевые потенциалы, на выходе элемента ИЛИ-НЕ 45 будет потенциал единица, который подготавливает к открыванию группу элементов И 40.

Сигнал управления, задержанный на время переходных процессов в сумматорах элементов задержки 5, поступает на вход элемента 7 задержки и на управляющие входы групп элементов И 39 - 41, По. этому сигналу одна из групп элементов И 39 - 41 открывается и н-а соответствующие выходы 48 50 выдается код сравниваемого числа.

Импульс с выхода элемента 7 за держки поступает на вход элемента 9 задержки, а также через элемент ИЛИ

25 - на управлякицие входы хруппы элементов И 36, а прямой код числа из регистра 34 через группу элементов И 36 и ИЛИ 32 выдается на сумматоры 43 и 44.

в сумматорах восстанавливаются значения верхнего (сумматор 44) и нижнего (сумматор 43) допусков.

Импульсом, задержанным элементом 9 задержки на время передачи прямого 0 кода из регистра 4 в сумматоры, регистр 34 устанавливается в нулевое состояние.

При поступлении очередного числа цикл работы устройства повторяется. 5 В режиме поиска экстремальных чисел перед поступлением первого числа побледовательности на устройство подается импульс Начало поиска экстремума для перевода устройQ ства в нужный режим работы, а после поступления всех сравниваемых чисел - импульс Конец поиска экстремума , которым выдаются на выходы наибольшее и наименьшее числа из поступивших на устройство, и устройство приводится в исходное состояние.

Импульр Начало поиска экстремума поступает на вход 58 начального, пуска. Этим импульсом устанавливаются в 1 триггеры 1 и 2. и через элемент ИЛИ 26 устанавливаются в О триггер знака 3 и сумматор 43, а через элемент ИЛИ 29 - триггер 4 знака и сумматор 44.

Крд первого сравниваемого числа поступает на информационный вход 55 и записывается в регистр 34.

После записи числа на вход 57 подается импульс, который через элемент И 15, подготовленный к открыванию единичным потенциалом с 2, и элемент ИЖ 25 поступает на управляющие входы группы элементов И 36, в результате чего прямой код числа из регистра 34 через группу элементов И 36 и ИЛИ 42 заносится в сумматоры 43 и 44.

Импульсы с выхода элемента И 15 через элементы ИЛИ 27 и 28 поступают на управлякнцие входы элементов И 14 и 16 соответственно, а на информационные входы этих элементов подается потенциал единичного выхода триггера знака регист)а 34. Код знака числа записывается в триггера 3 « 4,

Управлякиций импульс, задержанный элементом 6 задержки, поступает на вход установки в,О триггера 2, на вход элемента 5 «адержки и на yn-i равляющие входы группы элементов И 35,

Триггер 2 устанавливается импульсом в О, а через группы элементов И 35 и ИЛИ 42 обратный код числа из регистра 34 поступает на сумматоры 43 и 44.

В результате суцФшрования прямого и обратного кодов одного числа в сумматорах образуется обратный код нуля (отрицательный нуль), т.е. все разряды сумматоров устанавливаются в единичное состояние.

На выходах элементов ИЛИ 30 и 31 формируются нулевые потенциалы, которые совместно с потенциалами триггеров знаков сумматоров 43 и 44, регистра 34 и триггеров 3 и 4 постуПсцот на входы дешифраторов 46 и 47.

На выходах дешифраторов формируются нулевые потенцигшы, которые запирают элементы И 17 и 18, а на выходе элемента ИЛИ-НЕ 45 обеспечивают единичный потенциал. Этим потенциалом подготавливается к открыванию группа элементов И 40. Так как на информационные входы группы элементов И 40 поступает прямой код числа из регистра 34. то с приходом управляющего импульса с выхода элемента 5 задержки на третьи входы группы элементов И 40, на выходи 49 выдается код числа. Импульс с выхода элемента 5 задержки, задержанный элементом 7 з адержки, через элемент ИЛИ 25 поступает на управляющие входы группы элементов И 36.

В результате через группы элементов И 36 и ИЛИ 42 прямой код числа заносится в сумматоры 43 и 44. С выхода элемента 9 задержки задержанный импульс устанавливает регистр 34 в нулевое состояние. Таким образом после поступления первого числа в устройство код числа выдается на выход 49 и записывается в сумматоры 43 и 44, а знак числа хранится в триггерах 3 и 4. Второе число поступает на информащюнный вход 55 и заносится в регистр 34. Импульс .уп.равления с управляющего входа 57 поступает на входы элемента 6 задержки и элемента И 15. На шлход элемента И 15 импульсм не проходят, так как. на один из входов поступает потенциал с единичного выхода триггера 2, находящегося в нулевом состоянии.

Импульс задержанный элементом 6 задержки, подтверждает нулевое состояние триггера 2, а также поступает на вход элемента 5 задержки и на управляющие входы элемента И 15 благодаря чему обратный код числа из регистра 34 через группы элементов И 35 и ИЛИ 42 заносится в сумматоры 43 и 44, где хранится первое число.

В результате сложения обратного |кода второго числа с содержикым сумматоров в последних (43 и 44) обра-, зуются обратные коды разности первого и второго чисел. При этом возможны три случая: второе число равно первому чивлу, второе число больше

первого числа, второе число меньше первого числа.

Если второе число равно первому числу, в сумматорах 43 и 44 образуется обратный код нуля (отрицательный нуль.

Б соответствии с логикой работы дешифраторов 46 и 47 на их щлходах формируются нулевые потенциалы, которые запирают групгы элементов И 39

0 и 41, элементы И 17 и 18 и через элемент ИЛК-ИЕ 45 его выходшям потенциалом подготовят к открыванию группу элементов И 40.

Импульсом с выхода элемента 5

5 задержки код числа из регистра 34 через группу элементов И 40 выдается на выходы 49. Через элемент 7 задержки, элемент ИЛИ 25 управляющий импульс поступает на управляю0 щие входы группы элементов И 36, что обеспечивает выдачу прямого кода второго числа из регистра 34 через группы элементов И 36 и ИЛИ 42 на сумматоры 43 и 44 и восстановление в

5 сумматорах прямого кода первого

числа.

Импульсом, задержанным элементом

9 задержки, регистр 34 устанавливается в нулевое состояние.

Если очередное число равно чис лу, хранящемуся в сумматорах, процесс повторяется, т.е. число выдается на выход 49, а в сумматорах 43 и 44 восстанавливается прямой код первого числа.

5 Когда поступает число, не равное первому числу, в сумматорах 43 и 44 образуются обратные разности, не равной нулю, и в соответствии с логикой работы дешифраторов на од0 ном из выходов дешифраторов 46 или 47 соответственно формируется единичный потенциал (на выходе дешифратора 46, если поступившее число меньше первого числа, и на выходе

5 дешифратора 47, если поступишаее- число больше первого числа).

Если поступившее число больше числа, хранящегося в сумматорах 43 и 44, то еда1ничный потенциал с

Q выхода дешифратора 47 подготавливает к открыванию Ipynny элементов И 41, элемент И 18.

На выходе элемента ИЛИ-НЕ 45 этот сигнал формирует нулевой по, тенциал, который закрывает группу элементов И 40. Нулевым потенциалом с выхода дешифратора 46 закрывается группа элементов И 39 и элемент И 17.

Импульс управления, задержанный

элементом 5 задержки, поступает на вход .элемента 7 э адержки и на управляющие входы групп элементов И 39 41 и элементы И 17 и 18, на третьи которых поступает

5 единичный потенциал с триггера 1.

Прямой код числа из регистра 34 выдается на выход-50 через группу элементов И 41.

Импульс с выхода элемента И 18, задержанный элементом 12 задержки на время выдачи кода числа на выход 50, через элемент ИЖ 29 устанавливает сумматор 44 и триггер знака 4 в О, а с выхода элемента 11 задержки через элемент ИЛИ 28 поступает на управляющий вход элемента И 16, на информационный вход .кцторого подается сигнал с единичного выхода знакового разряда регистра 34. В триггер знака 4 заносится код знака числа.

Импульс управления с выхода элемента 7 задержки через элемент ИЛИ 25 поступает на управляючще входы группы элементов И 36 - этим импульсом прямой код числа из регистра 34- заносится в сумматор 44. С выхода элемента 7 задержки импульс управления, задержанный элементом 9 задержки, устанавливает в О регистр 34. I..

Таким образом, при поступлении числа большего, чем число, хранящееся в сумматорах, оно выдается на выход 50 и заносится в сумматор 44 (верхнего допуска) в качестве верх-него допуска, а его знак заносится в триггер 4 знака. В случае, когда число, поступившее на устройство для сравнения чисел, оказывается меньше числа, хранящегося на сумматорах, на выходе дешифратора 46 формируется единичный потенциал, а на выходе дешифратора 47 - нулевой потенциал.о

Потенциалом с выхода дешифратора 46 подготавливаются к открыванию группа элементов И 39, элемент И 17, закрывается через элемент ИЛИ-НЕ 45 группа элементов И 40, а потенциалом с выхода дешифратора 47 закрываются группа элементов И 41 и элемент И 18.

Импульс управления, задержанный элементом 5 задержки, поступает на входы элемента 7 задержки, групп элементов И 39 - 41 и элементов И 17 и 18. Код числа из регистра 34 через группу элементов И 39 выдается на выход 48. На выходе элемента И 17 импульс задерживается элементом 13 .задержки на время выдачи кода числа и через элемент ИЛИ 26 устанавливает в О сумматор 43 и триггер 3 знака iнижнего допуска), а через время задержки элемента 10 задерж ки поступает на вход элемента ИЛИ 27 и через элемент И 14 заносит код знака из регистра 34 в триггер 3 знака (.нижнего допуска).

Занесение кода числа в сумматор 43 (.нижнего допуска) производится через группы элементов И 36 и ИЛИ 42 импульсом задержанным элементом.7

задержки и прошедшим через элемент ИЛИ 25.

Установка регистра 34 в О производится импульсом, задержанным элементом 9 задержки.

Таким образом, при поступлении, числа, меньшего, чем число, хранящееся в сумматоре 43, оно выдается на выход 48 и заносится в сумматор (нижнего допуска), знак числа заносится в триггер 3 знака.

В процессе поступления чисел на устройство они сравниваются с содержимым сумматоров (.верхнего и нижнего допусков) и в зависимости от результатов сравнения выдаются на выход 48, если числа меньше числа, хранящегЬся в сумматоре 43 (нижнего допуска), - на выход 50, если поступившие числа больше числа, хранящегося в сумматоре 44 (верхнего допуска), - на выход 49, если числа равны содержимому одного из сумматоров или находятся в интервале между ними.

И с приходом каждого числа, меньшего содержимого сумматора 43 или большего содержимого сумматора 44, содержимое сумматоров меняется. Меньшее число записывается в сумматор 43, большее - в сумматор 44. Т.е. в сумматорах 43 и 44 всегда хрнятся наименьшее и наибольшее, соответственно, из всех поступивших чисел.

Конец цикла поиска экстремального числа определяется поступлением на вход 56 импульса Конец поиска экстремума. Этот импульс подается на управляющие входы групп элементов И 3.7 и 38, на информационные входы которых поступают прямые коды чисял из сумматоров 43 и 44 соответственно. Коды чисел наибольшег и наименьшего чисел выдаются на выходы 52 и 51 соответственно. Кроме того, импульс Конец поиска экстремума устанавливает в О триггер 1 и через время задержки элемента 8 здержки, через элементы ИЛИ 26 и 29 устанавливает в О сумматоры 43 и 44И триггеры знаков 3 и 4.

Таким образом, применение дополнительных элементов и функциональных связей позволяет расширить область применения устройства.

Предлагаемое устройство производит сравнение двоичных чисел с допуками с учетом знаков чисел и допусков , осуществляет распределение поступивших двоичных чисел в соответствии с результатами сравнения по тре группам: числа меньше нижнего допус числа больше верхнего допуска, числа равны одному из допусков или лежат в интервале между ними, а также производит отыскание и выдачу наибольшего и наименьшего из всех поступивших на устройство чисел. При этом поступающие числа устройство вы дает по трем группам, аналогично вышеуказанному, но В качестве верхнего и нижнего допусков используются наименьшее и наибольшее из поступивших яа данный момент чисел, т.е. происходит сравнение чисел не с постоянными, а с меняющимися допусками. Формула изобретения 1. Устройство для сравнения чисел/ содержащее регистр, группы элементов И и ИЛИ, сумматоры, элементы ИЛИ и ИЛИ-НЕ, триггеры, элементы задержки, даашфраторы, причем первый информационный вход устройства соединен с информационным входом регист ра/ выходы которого подключены к информационным входам элементов И первой, второй, третьей и четверто групп, инверсные выходы регистр соёданены с информационными входами элементов И пятой группы, выходы элементов И первой и пятой групп подключены к входгш элементов ИЛИ группы, выходы которых соединены с первыми информационными входами первого и второго сумматоров, инверсные выходы которых подключены к входам первого и второго элементов ИЛИ соответственно, грямые выходы первого и второго сумматоров соединены с информационными входами элеJMeHTjaB И. шестой и седьмой групп соответственно, прямой, и инверсный вы ходы знакового разряда первого сумматора и выход первого элемента ИЛИ подключены к первому, второму и третьему входам соответственно первого дёишфратора, прямой и инверсный выходы знакового разряда второго сумматора и выход второго элёмен та ИЛИ соединены с первым, вторым и третьим входами соответственно второго дешифратора, первого и второго дешифраторов подключены к первым управлякхф1м входам элементов И второй и четвертой групп соответственно и к входам элемента ИЛИ-НЕ, выход которого соединен с первыми управляющими входами элементов И тр тьей группы, управляющий вход устро ства подключен к первому вуоду первого элемента И и через первый элемент задержки - к входу установки в нулевое состояние первого триггер к управляющим входам элементов И пя той группы и к входу второго элемен Зсщержки, выход которого соединен с вторыми управляющими входами элемен тов И второй, треть.ей и четвертой групп и через третий элемент задержки с первым входом третьего эле мента ИЛИ и с входом четвертого эле мента задержки, выход которого подключен к входу установки в нулевое состояние егистра, вход начального пуска устройства соединен с первыми входами четвертого к пятого элементов ИЛИ и с входами установки в единичное состояние первого и второго триггеров, прямой вЬход первого триггера подключен к второму входу первого элемента И, выход которого соединен с первыми входами шестого и седьмого элементов ИЛИ и вторым входом третьего элемецта ИЛИ, вход опроса устройства подключен к входу установки в нулевое состояние второго триггера, к управляющим входам элементов И шестой и седьмой групп и через пятый элемент задержки к вторым входам четвертого и пятого элементов ИЛИ, выходы которых соединены с входами установки в нулевое состояние первого и второго сумматоров соответственно, отличающееся тем, что, с целью расширения области применения устройства путем сравнения чисел и выбора экстремальных величин с разными знаками, в не(Го введены триггеры знаков, элементы И и ИЛИ, а прямой выход знакового разряда регистра соединен с чет вертыми входами первого и второго деши йэаторов и с первыми входами второго и третьего элементов И, выходы которых подключены к входам установки в единичное состояние первого и второго триггеров знаков соответственно, инверсный выход знако- вого разряда регистра соединен с пятыми входами первого и второго дешифраторов, выходы которых подключены к первым входам четвертого и пятого элементов И соответственно, вторые входы четвертого и пятого элементов И соединены с выходом второго элемента задержки, выходы четвертого .элемента И через шестой элемент задержки; подключен к третьему входу четвертого элемента ИЛИ и к входу седьмого элемента задержки, выход которого соединен с вторым входом шестого элемента ИЛИ, выход которого соединен со вторым .входом второго элемента. И, выход пятого элемента И подключен через восьмой элемент задержки к третьему входу пятого элемента ИЛИ и к входу де- , вятого элемента задержки, выход которого соединен с вторым входом седьмого эл емента ИЛИ, выход которого соединен с вторым входом третьего элемента И, прямой выход второго триггера подключен к третьим входам четвертого и пятого элементов И, второй информационный вход устройства соединен с вторым информационным входом первого сумматора и с информационным входом первого триггера знака, прямой и инверсный выходы ко- торого подключены к шестому и седьмому входам соответственно первого дешифратора, третий информационный

ВХОД устройства соединен с вторым информационным входом второго сумматора и с информационным входом второго триггера знака, прямой и инверсны выходы которого подключены к шестому и седьмому входам второго дешифратора .

и с звторым входом третьего элемента И.

Источники информации, принятые во внимание при экспертизе

кл. G Об F 7/04, 17.07,80 (прототип

2В

г

0t/at

/ff

Jf4

t , 1 r . I L

г/