Линейный интерполятор Советский патент 1981 года по МПК G08C19/28 G06G7/30 

(54) ЛИНЕЙНЫЙ ИНТЕРПОЛЯТОР

1

Изобретение относится к информационно-измерительной технике и может быть использовано там, где необходимо восстановление сигнала по его отсчетам, например в телеметрии, системах связи и управления.

Известно интерполирующее устройство, представляющее собой цифро-аналоговый преобразователь, на вход которого поступает код очередного отсчета, т. е. используется нулевая интерполяция 1.

Такое устройство имеет очень низкую эффективность, так как частота ди.скретизации сигнала должна быть очень большой.

Наиболее близким к предлагаемому является линейный интерполятор, содержащий последовательно соединенные первый блок памяти, сумматор, ключ, второй блок памяти и первый интегратор, второй вход которого и управляемый вход ключа подключены к источнику синхроимпульсов, последователБно соединенные источник опорного сигнала, второй интегратор и третий блок памяти, выход которого соединен с третьим входом первого интегратора, четвертый вход которого соединен со входами Первого блока памяти, сумматора и интерполятора, вторые входы второго интегратора и третьего блока памяти подключены к источнику синхроимпульсов 2.

Недостаток этого устройства - низкая помехоустойчивость, поскольку в устройстве осуществляется восстановление аналогового сигнала без коррекции сбоев, которыми могут быть искажены входные отсчеты.

Цель изобретения - повыщение помехоустойчивости линейного интерполятора.

Поставленная цель достигается тем, чтс.) в линейный интерполятор, содержащий последовательно соединенные первый блок памяти, сумматор, ключ, второй блок памяти и интегратор, информационный вход ко: торого объединен с информационными входами сумматора и первого блока памяти и соединен со входом линейного интерполятора, выход интегратора соединен с выходом линейного интерполятора, синхронизирующие входы первого блока памяти ключа и интегратора объединены и подключены к выходу источника синхросигналов, введены блок вычитания, блок сравнения, блок умножения, квадратор, пиковый детектор и реверсивный счетчик, входы блока вычитания соединены соответственно со входом и

выходом линейного интерполятора, выход - с первыми входами блока сравнения и пикового детектора, выход которого соединен с первым входом блока умножения, выход блока умножения соединен со вторым входом блока сравнения, первый выход которого соединен с объединенными первым входом реверсивного счетчика и управляющими входами первого блока памяти, второго блока памяти и интегратора, второй выход - со вторым входом реверсивного счетчика, первый выход которого соединен со вторым входом пикового детектора, а вторые выходы - через квадратор со вторым входом блока умножения.

Благодаря этому в устройстве осуществляется сравнение поступивщего вновь отсчета с экстраполированным значением сигнала (вход интегратора), и если их разность больще уровня обнаружения сбоев (на выходе блока умножения), то данный отсчет отбрасывается. Интерполяция при отбраковке отсчета осуществляется с углом наклона, пропорциональным напряжению на выходе второго блока памяти, запомненном на предыдущем такте. Таким образом осуществляется коррекция сбоев.

На чертеже приведена блок-схема предлагаемого линейного интерполятора.

Линейный интерполятор содержит первый блок 1 памяти, сумматор 2, ключ 3, второй блок 4 памяти, интегратор 5, блок 6. вычитания, блок 7 сравнения, реверсивный счетчик 8, пиковый детектор 9, блок 10 умножения, квадратор 11 и источник 12 синхросигналов.

Первый блок 1 памяти предназначен для запоминания и хранения одного из входных сигналов, причем момент запоминания совпадает с задним фронтом синхроимпульса на управляющем входе. В блоке 1 запоминается сигнал с первого (второго) его входов, если на управляющем входе сигнал «О («1).

Сумматор 2 предназначен для вычисления разности его входных сигналов.

Ключ 3 служит для передачи своего входного напряжения на выход при наличии единичного сигнала на управляющем входе.

Запоминания соответствует переднему фронту управляющего импульса, т. е. переходу .

Интегратор 5 предназначен для интегрирования своего входного сигнала с постоянной времени, равной длительности интервала аппроксимации Тд,. Установка начальных условий со второго входа в интеграторе осуществляется подачей сигнала «1 на второй управляющий вход при сигнале «О на первом управляющем входе. Интегратор 5 может быть реализован на основе операционного усилителя, конденсатора памяти и двух аналоговых ключей.

Блок 7 сравнения предназначен для сравнения модулей входных сигналов и формирования на своем первом выходе сигнала «1 («О), если модуль напряжения на первом входе не превыщает (превыщает) модуль напряжения на втором входе. Второй выход блока 7 является интенсивным к liepвому.

Реверсивный счетчик 8 предназначен для подсчета сигналов «1 на его первом входе (в прямом направлении) и втором входе (в обратном направлении). На вторых выходах счетчика 8 формируется код результата счета (п), а на первом выходе формируется сигнал «1, если счетчик находится в исходном состоянии, соответствующем , в противном случае - «О.

Пиковый детектор 9 служит для выявления и хранения на выходе модуля максимального из сигналов, поступающих на его вход, при наличии сигнала «1 на втором управляющем входе. Пиковый детектор 9 может быть построен на основе выпрямителя и конденсатора памяти, обнуляемого при нулевом сигнале на управляющем входе.

Блок 10 умножения служит для перемножения двух входных сигналов и может быть построен на основе цифро-аналогового преобразователя, ключами которого управляет выходной код квадратора 11. Квадратор Л1 осуществляет перемножение входного кода числа п на самого себя. Источник 12 синхросигналов, предназначен для формирования на своем выходе импульсной последовательности с периодом Т.

0 Интерполятор работает следующим образом.

Отсчеты сигнала поступают на вход интерполятора с периодом Очередной отсчет поступает на входы блока 1, интегратора 5 и блока б вычитания. В блоке 6 из

него вычитается выходное напряжение интерполятора X(t). Разность (t) - X, (t) в блоке 7 сравнивается с допустимым значением АХ (уровень обнаружения сбоев), и если ЛХ|.о, то сигнал «1 постуQ пает на первый вход счетчика 8, выходной код которого уменьщается на единицу (или же остается в исходном состоянии ). В этот момент открывается ключ 3 (импульсом источника 12), и напряжение, соответствующее разности прищедшего и предыдущего отсчетов сигнала запоминается в блоке 4. После того, как в блоке 4 запомнена разность пришедщего и предыдущего отсчетов, записывается прищедщий отсчет в блок 1. Одновременно в интеграторе 5 происходит установка прищедщего отсчета (установка начальных условий). Далее интегратор 5 проинтегрирует с постоянной времени Г о входное напряжение в соответствии с его вел чиной и знаком. Таким образом, как и в известном устройстве 2,

5 восстановление сигнала осуществляется по двум соседним отсчетам.

Если же , то сигнал «1 формируется на втором входе блока 7. При атом выходной код счетчика 8 увеличивается на

единицу, а блок 4 записывает свое входное напряжение при поступлении тактового импульса. В блоке 4 остается напряжение, запомненное ранее, и это напряжение попрежнему задает угол чаклона кусочной интерполяции. В блоке вместо поступившего отсчета записывается экстраполированное значение X(t). Таким образом, при обнаружении сбоя экстраполяция восстанавливаемого сигнала осущеетвля(тся с помощью предсказанного сигнала .

Уровень обнаруживаемых сбоев вырабатывается из следующих соображений.

Максимальная погрещность на интерв.але линейной экстраполяции равна

n, i(o}

где Ма - модель-максимум второй производной сигнала.

Тогда, при п подряд сбитых отсчетах

Cm lMi(n+l)4A7o)Z,(n+l)2

Величина Z. определяется в детекторе 9, в котором анализируются приращения сигнала на время То и вырабатывается максимальное из них ЛХ, равное 2,,. Пиковый детектор 9 рабоУает только на неискаженных сбоями интервалах аппроксимации, так как при наличии сбоев управляющий сигнал от счетчика 8 (со второго выхода) запрещает работу детектора 9. Величина (п-ь 1) вычисляется в квадраторе i 1, на выходе которого находится код числа п+1. В блоке 10 осуществляется операция перемножения, т. е. на выходе блока 10 вырабатывается напряжение, пропорциональное уровню обнаружения сбоев.

После окончания серии сбитых отсчетов в интерполяторе происходит постепенное уменьшение уровня напряжения на выходе БУ 10, т. е. каждый принятый отсчет сопровождается вычитанием из кода счетчика 8 единицы.

Таким образом, в предлагаемом интерполяторе происходит обнаружение многократных сбоев, что повышает его помехоустойчивость.

Формула изобретения

Линейный интерполятор, содержащий последовательно соединенные первый блок памяти, сумматор, ключ, второй блок памяти и интегратор, информационный вход которого объединен с информационными входами сумматора и первого блока памяти и соединен со входом линейного интерполятора, выход интегратора соединен с выходом линейного интерполятора, синхронизирующие входы первого блока памяти ключа и

интегратора объединены и подключены к выходу источника синхросигналов, отличающийся тем, что, с целью повыщения помехоустойчивости линейного интерполятора, в Него введены блок вычитания, блок сравнения, блок ум-ножения, квадратор, пиковый

детектор и реверсивный счетчик, входы блока вычитания соединены соответственно со входом и выходом линейного интерполятора, выход - с первыми входами блока сравнения и пикового детектора, выход которого соединен с первым входом блока умножения, выход блока умножения соединен со вторым входом блока сравнения, первый выход которого соединен с объединенными первым входом реверсивного счетчика и управляющими входами первого блока памяти, второго блока памяти и интегратора, второй выход - со вторым входом реверсивного счетчика, первый выход которого соединен со вторым входом пикового детектора, вторые выходы - через квадратор со вторым входом, блока умножения.

Источники информации,

принятые во внимание при экспертизе

№ 59669, кл. G 06 F 7/30, 1976 (прототип).

/V 7 Г

У V /i

/V