Устройство для упорядочения данных Советский патент 1981 года по МПК G06F3/04 

1

Изобретение относится к вычислительной технике и может быть использовано для проведения опросов общест-, венного мнения и при работе с экспертами, в информационных службах и т.п.

Известно устройство для сбора данных, содержащее наборное поле и решающее устройствоfl.

Недостаток его состоит в том, что оно не обеспечивает эффективного процесса ранжирования.

Известно устройство для сбора информации, содержащее клавиатуру, блок памяти и электроннолучевую трубку 2 .

Данное устройство обеспечивает ввод значений (характеристик или номеров мест), однако не позволяет проводить ранжирование данных.

Наиболее близким к предлагаемому является устройство для упорядочения данных, содержащее блок ввода и последовательно соединенные накопитель информации, блок записи-считывания, основную память и блок индикации, а также устройство управления, соединенное с блоком ввода, блоком визуальной индикации, накопителем и дополнительными внешними устройствами ( печать и другие).

Недостатком устройства является малое быстродействие.

Цель изобретения - повышение быстродействия.

Поставленная цель достигается тем, что в устройство для упорядочения данных, содержащее блок набора данных, первый информационный выход которого соединен с первым инфорtoмационным входсм буферного регистра, блок вспомогательной памяти, вход и выход которого соединены соответственно с первым информационным выходом и вторым информационным

15 входом буферного регистра, блок отображения информации, первый и второй информационные входы которого соединены соответственно со вторым информационным выходом буферного регист20ра и первым информационным выходом блока основной памяти, причем второй информационный выход и первый информационный вход блока основной памяти соединены с третьими инфор25мационными соответственно входом и выходом буферного регистра, а управляющий вход блока набора данных соединен с выходом блока отображения информации, введены блок буфер30ной памяти, блок сдвига и блок ранжирования данных, причем второй информационный выход блока набора данных соединен с первым входом блока ранжирования данных, второй и третий входы которого соединены соответственно с третьим информационнЕЫМ выходом блока ооновной памяти и с первым выходом блока сдвига, первый выход блока ранжирования данных соединен с первым управляющим входом блока основной памяти, второй выход блока ранжирования соединен с первым адресным входом блока основной памяти и с первым входом блока сдвига, второй и третий выходы блока ранжирования соединены соответственно со вторым .и третьим входами блока сдвига, первый - четвертый выходы которого соединены соответственно со вторым управляющим и со вторым адресным входами блока основной памяти, с адресным и управляющим входами блока буферной памяти, информационные входы и выходы которого содинены соответственно с четвертым информационным выходом и со вторым информационным входом блока основной памяти, пятый выход блока сдвига соединен с третьим входом блока ранжирования, пятый выход которого соединен с третьим информационным входом блок отображения информации.

Блок ранжирования содержит два регистра, схему сравнения, распределит ль импульсов, счетчик адреса, триггер и три элемента И, причем первый вход блока соединен с информационным входом первого регистра, с установочным входом триггера и с первьм запускающим входом распределителя импульсов, второй, вход блока соединен с первым информационным входом схемы сравнения, второй и третий информационные входы которой соединены соответственно с первым выходом первого регистра и с выходом второго регистра, первый выход распределителя импульсов соединен с первыми входами первого и второго элементов И, второй выход распределителя импульсов соединен с управляющим входом схемы сравнения, выход которой соединен с первым блокирующим входом распределителя импульсов, прямой выход триггера соединен со вторым входом второго элемента И и со вторым запусканвдим входом распределителя импульсов, инверсный выход триггера соединен со вторым входом первого элемента И, выход которого соединен с управляющими входами регистров, второй выход первого регистра и выход второго элемента И через третий элемент И соединены с информационным входом второгорегистра, третий - шестой выходы распределителя импульсов являются соответственно первым, третьим, четвертым и пятым выходами блока, седьмой выход распределителя импульсов через счетчик адреса соединен со вторым выходом блока, третий в.;од которого соединен со вторым блокирующим входом распределителя импульсов, третий запускающий вход которого и гасящий вход триггера соединены с четвертым входом блока.

Блок сдвига содержит три счетчика адреса, регистр адреса, две схемы сравнения, два элемента И и распределитель импу/шсов, причем первый вход блока соединен с информационными входами первого, BTopoiO счетчиков адреса и регистра адреса, первые информационные выходы первого счетчика адреса и регистра адреса соединены со входами первой схемы сравнения, первый, второй выходы которой соединены с первыми входами соответственно первого и второго элементов И, вторые входы элементов И, вторые входы И соединены со вторым входом блок а, первый инфор{1ационный выход второго счетчика адреса и второй информационный выход первого счетчика адреса соединены со вторым выходом блока, вторые информационные выходы регистра адреса и второго счетчика адреса соединены через вторую схему сравнения с первым блокирующим входом распределителя импульсов, выходы первого, второго элементов И и третий вход устройства соединены соответственно с первым, вторым, третьим запускающими входами распределителя импульсов, признаковый выход третьего счетчика адреса соединен со вторым блокирующим входом распределителя импульсов, первый - седьмой выходы распределителя импульсов соединены соответственно с первым, четвертым, ПЯТЪИА выходами блока, со счетным входом третьего счетчика адреса, с управляющими входами первого, второго счетчиков адреса и регистра адреса, информационньлй выход третьего счетчика адреса является третьим выходом блока.

На фиг. 1 представлена структурная схема устройства, на фиг. 2 - т же, блока ранжирования; на фиг. 3 то же, блока сдвига.

Устройство для упорядочивания данных содержит (фиг. 1) блок 1 вспомогательной пг1мяти, буферный регистр 2, блок 3 основной памяти, блок 4 отображения информации., блок 5 набора данных, блок б ранжирования, блок 7 сдвига, блок 8 буферной памяти.

Блок ранжирования включает (фиг.2 распределитель 9 импульсов, счетчик 10 адреса, схему 11 сравнения, регистры 12 и 13, триггер 14, элементы И 15-17, второй вход 18, первый вход 19, первый выход 20 первого регистра 12, выход 21 второго регистpa 13, второн выход 22 парного реги ра 12, выход 23 третьего элемента И 15, шины 24 и 25, вход 26 первого регистра 12, выход 27 первого элемента И 16, входы 28-30 распредели теля 9 импульсов, выход 31 распреде лителя импульсов, вход 32 второго элемента И 17, пятый выход 33 блок первый выход 34 блока, выход 35 рас пределителя импульсов, третий выход 36 блока, третий вход 37 блока, чет вертый выход 38 блока, второй вых 39 блока. Блок сдвига содержит (фиг. 3 распределитель 40 импульсов, счетчики адреса 41-43, регистр 44 адрес схемы 45 и 46 сравнения, элементы И 47 и 48, первый вход 49 блока, вы ход 50 второго счетчика адреса, выход 51 третьего счетчика адреса, выход 52 и вход 53 второго счетчика адреса, выход 54 и 55 третьего счетчика адреса, вход 56 и выход 57 второй схемы сравнения, четвертый выход 58 блока, выход 59 и вход 60 регистра адреса, первый выход 61 блока, третий вход 62 блока, пятый выход 63 блока, входы 64 и 65 распр делителя импульсов, вход 66 и выходы 67 и 68 первой схемы сравнения, второй вход 69 блока, вход 70 первого счетчика адреса, второй выход 71 блока. Блок 1 вспомогательной памяти обеспечивает хранение вопросов с ва риантами ответов на них на какомлибо машинном носителе с возможност последующего ввода его в ЭВМ для ав томатической обработки. В таком блоке могут использоваться различные типы носителей информации , в частности магнитные ленты и магнитны диски. Блок 3 основной памяти предназначен для хранения информации (вопроса и набора ответов), которая отображается на экране блока 4. Пос ледний также может иметь свою внутреннюю память для обеспечения индикации (например, при использовании электроннолучевой трубки). Блок 5 содержит десять цифровых клавиш и, по меньшей мере, три клавиши управления: клавишу продолжения выбора (Затем, клавишу окончания выбора (Пуск) и клавишу перехода к новому кадру (Вперед), состоящему из вопроса и набора ответов. Блок 6 ранжирования обеспечивает общее управление процессом, блок 7 сдвига осуществляет управление собственно передвижением информации/ а блок 8 буферной памяти обеспечивает хранение в процессе сдвига одного вариан та ответа - одной строки экрана. Предлагаемое устройство работает следующим образом. После включения устройства нажим ют клавишу перехода к новому кадру. в результлте чего блок 5 iiariycbaor регистр 2 и сам становится на блокировку (фиг, 1). Регистр управляет блоком 1. и обеспечивает считыв.;нис очередного кадра информации и занесение его (запись) в блок 3 основной памяти. После окончания считывания регистр 2 запускает блок 4. Последний осуществляет индикацию не. своем экране информации, поступающей из блока 3 основной памяти, и снимает блокировку в блоке 5. Тем самым появляется возможность дальнейшего нажатия на клавиши, о чем сигнализирует появление информации на экране. Пусть емкость экрана составляет десять строк, на первой из которых расположен вопрос, а на остальных девять вариантов ответов, имеющих Если предполономера от жить , что в тексте ответов отсутствуют цифры, то опознавание номеров ответов можно производить по кодам цифр ( в противном случае требуется специальный символ для признака номера ответа и разделитель между номером и текстом ответа). в дальнейшем будем считать, что в тексте ответа цифры отсутствуют, сами ответы расположены по порядку возрастания номеров, а номера расположены в начале строки. Так как работа устройства несколь ко отличается для случаев перестанов ки ответа вверх или вниз, то мы рассмотрим их отдельно, хотя способ работы одинаков. Пусть абонент хочет поместить на экране блока 4 после ответа номер 2 ответ с номером 5. Для этого набирают номер ответа, выбранного первьм, т.е. цифру 2 При этом код последней из блока 5 по входу 19 (фиг.2) заносится в регистр 12. Затем нажимают клавишу продолжения выбора. При этом из блока 5 в блок в ранжирования поступает импульс, КО1. рыЯ по входу 28 передним фронтом запускает распределитель 9 импульсе,ь , а задним фронтом устанавливает в триггер 14 (в исходном состоянии триггер находится в О). Так как в момент запуска распределителя 9 я. пульсов по шине 30 на него поступает О с выхода триггера 14, то сд. ип не запускается и после окончания им пульса запуска на входе 28 распред литель 9 импульсов вырабатывает импульс установки номера. Последний по шине 31 поступает на элементы И It и 17. Так как триггер 14 в этот моjvieHT уже находится в 1, то срабаты вает элемент И 16, импульс с которо го по шине 27 открывает элемент И 1. В результате содержимое регистра 12 по цепи - шина 22-элемент И 15-шина 23 заносится в регистр 13. В результате в обоих регистрах оказывается 2. Затем набирают номер ответа, выбранного вторьм,т.е. цифру 5, При этом код последней из блока 5 по входу 19 заносится в регистр 12. 8результате в регистре 13 оказывает ся цифра 2, а в регистре 12 цифра 5. Далее вновь нажимают клавишу продолжения выбора. При этом из блока 5 в блок 6 ранжирования вновь поступает импульс, который по входу 28 запускает распределитель 9 импульсов и подтверждает ростояние триггера 14. Так как в момент запуска распределителя 9 импульсов по шине 30 на него поступает 1 с выхода триггера 14, то запускается сдвиг. Для этого прежде всего распре делитель 9 импульсов по выходу 33 прекращает работу блока 4, который в свою очередь блокирует работу блока 5. Затем распределитель 9 импульсов по шине 35 запускает счетчик 10 адреса, выход 39 которого подключен к адресному входу блока 3 основной памяти. По командам распределителя 9 импуль.сов по выходе 34 в блок 3 основно памяти осуществляется выборка содержи мого ячеек по адресу со счетчика 10 адр са. Выбранный код по входу 18 посту пает на схему 11 сравнения. в соответствии с управляющим сигналом, поступающим по шине 25 распределителя 9импульсов открывается второй вход схемы 11 сравнения, на который по шине 21 подается содержимое регистра 13. Счетчик 10 адреса последо ватейьно перебирает все адреса блока 3 основной памяти до тех пор, пока содержимое регистра 13 не совпа дает с содержимым одной из ячеек блока 3 основной памяти. В этом случае схема 11 сравнения выбаратьшает сигнал, который по шине 24 поступает в распределитель 9 импульсов (в блоке 6 ранжирования). Под воздействием этого сигнала последняя вырабатывает сигнал занесения адреса, который по выходу 38 подается в блок 7 сдвига. В блоке 7 сдвига сигн занесения адреса по входу 61 (фиг,3 поступает на распределитель 40 импульсов, который по шине 60 разрешает занесение адреса в регистр 44 адреса (адрес поступает на вход 49 с выхода 39 блока ранжирования). Далее в блоке 6 ранжирования (фиг. 2) вновь запускается счетчик 10адреса и распределитель 9 импульсов по выходу 34 разрешает выборку в блоке 3 основной памяти. Однако в этом случае по шине 25 распре;С ели 9 импульсов открывает третий вх схблш 11 сравнения так, что содержи мое ячеек памяти сравнивается с содержимьм регистра 12, поступающим по шине 20. В случае сравнения кодов сигнгш со схемы 11 сравнения по шине 24 поступает на распределитель 9 импульсов, который вторично вырабатывает сигнал занесения адреса. Последний с выхода 38 поступает на вход 62 (фиг. 3) и на распределитель 40 импульсов (в блоке 7 сдвига), который по шинам 53 и 70 разрешает занесение адреса в счетчики 42 и 41 соответственно. Распределитель 9 импульсов (фиг.2), кроме .того, формирует сигнал запуска сдвига, который с его выхода 36 поступает на блок 7 сдвига. В блоке 7 сдвига сигнал запуска сдвига по входу 69 (фиг. 3) поступает на входы элементов И 47 и 48, другие входы которых шинами 67 и 68 соединены со схемой 45 сравнения. Последняя осуществляет контроль содержимого счетчика 41 и регистра 44 адреса, которое поступает по шинам 66 и 59. Так как в нашем случае в счетчике 41 адреса находится адрес начала ответа с номером 5, а в регистре 44 адреса - адрес ответа с номером 2, и они расположены в порядке возрастания, то содержимое счетчика 41 адреса больше содержимого регистра 44 адреса, в результате чего схема 45 сравнения формирует сигнал (потенциал) на шине 67. Вследствие этогсэ сигнал запуска сдвига поступает на распределитель 40 импульсов по цепи - вход 69-элемент И 47 - шина 64 и запускает сдвиг вверх. Сдвиг вверх состоит из трех этапов. На первом этапе вариант ответа с номером (одна строка экрана) передается из блока 3 основой памяти в блок 8 буферной памяти. На. втором этапе осуществляется сдвиг содержимого строк в блоке 3 основной памяти так, что вариант ответа с номером 4 передвигается на пятую строку (строка с вопросом имеет нулевой номер), а с номером 3 - на четвертую строку. На третьем этапе вариант ответа с номером 5 из блока 8 буферной памяти заносится в блок 3 основной памяти, причем на третью строку. Таким образом, если до нажатия клавиш информация была расположена в таком порядке (первоначальное расположение): вопрос, ответ/ 2 ответ, 3 ответ/ 4 ответ/ 5 ответ; 6 ответ, то после нажатия клавиш порядок расположения информации в блоке 3 основной памяти и на экране блока 4 изменится: вопрос; 1 ответ, 2 ответ/ 5 ответ, 3 ответ; 4 ответ; 6 ответ. Рассмотрим раОоту блока 7 сдвига (фиг. 3) подробнее. Для удобства обозначим количество символов в строке экрана через N+1 (удобно выбирать N-бЗ), адрес начала строки с ответом номер 2 - через А, а с ответом номер 5 - через В, Тогда содержимое регистра 44 адреса есть А, а счетчиков 41. и 42 адреса - В. На первом этапе адрес с выхода 51 счетчика 43 поступает на адресный вход блока 8 буферной памяти, а с выхода 71 счетчика 41 - на адресный вход блока 3 основной памяти. По команда распределителя 40 импульсов по выхо ду 61 запускается считывание в блоке 3 основной памяти, а по выходу 58 - запись в блок 8 буферной па мяти. При этом содержимое счетчика 43 по шине 55 изменяется от 6 (в исходное состоянии этот счетчик сброшен) до N, а счетчика 41 по шине 70 - от В до В + N , Этот процесс оканчивается тогда, когда после прибавления очередной 1 по шине 55, счетчик 43 адреса формирует сигнал окончания переписи, который по шине 54 поступает на распределитель 40 импульсов, после чего счетчик 43 гасится. На этом первый этап прекращается.. На втором этапе вначале сигналом с распределителя 40 импульсов по шине 5 вычитается 1 из содержимого счетчика 42 адреса. Затем по адресу с выхода 50 этого счетчика в блоке основной памяти осуществляется считывание. Выбранный код записывается по новому адресу, который поступает в блок 3 основной памяти с выхода 71 счетчика 41. При этом управление считыванием-записью в блоке 3 основ .ной памяти осуществляется по сигнаЛс1м с выхода 61 распределителя 40 и пульсов . После каждого такого цикла переписи содержимое счетчиков 41 и 42 адреса уменьшается на 1 по шинам 70 и 53j, Так продолжается до тех пор, пока схема 46 сравнения в которую информация поступает по шинам 52 и 56, не выдает сигнал совпадения содержимого счетчика 42 и регистра 44 адреса, который по ши не 57 поступает на распределитель 40 импульсов. В результате содержим счетчика 42 адреса изменяется от В-3 до А, а счетчика 41 адреса - от В + N до А +N+ 1, На этом второй этап прекращается. На третьем этапе адрес с выхода 51 счетчика 43 поступает на адресны вход блока 8 буферной памяти, а с вы хода 71 счетчика 41 - на адресный вход блока 3 основной памяти. Распре делитель 40 импульсов по выходу 58 запускает считывание в блоке 8 буфер ной памяти и по выходу 61 запись в блоке 3 основной памяти. Содержимо счетчиков 41 и 43 адреса увеличивапосле каждого цикла тся на переписи сигналами распределителя 40 импульсов, по шинам 70 и 55. Так продолжается до тех пор, пока после прибавления очередной 1 счетчик 43 адреса не сформирует сигнал окончания переписи. Последний по шине 54 поступает на распределитель 40 им пульсов, после чего счетчик 43 гасит .ся. В результате содержимое счетчика 41 адреса изменяется от А + N + i UOA+2N.+1, а содержимое счетчика 43 - от О до N. На этом сдвиг прекращается и распределитель 40 импульсов формирует сигнал окончания сдвига, который с выхода 63 поступает на вход 37 распределителя 9 импульсов в блоке 6 ранжирования (фиг.2). Последний прежде всего формирует импульс установки номера. Так как триггер 14 находится в 1, то как это описано ранее содержимое регистра 12 передается в регистр 13. В результате в обоих регистрах окажется 5. После этого распределитель 9 импудьсов по выходу 33 запускает блок 4, который в свою очередь снимает с блокировки блок 5. Таким образом, абонент видит на экране после ответа с но1ером2 ответ с номером 5 и получает возможность дальнейшей перестановки ответов (ранжирования). Далее набирают номер ответа, выбранного третьим, и вновь нажимают клавишу продолжения выбора, после чего ответ, выбранный третьим, располагают на экране, и соответственно, в блоке 3 основной памяти вслед за вторым. Так, если набирают цифру 4 и нажимают клавишу продолжения выбора, то образуется следующий порядок ответов: вопрос; 1 ответ; 2 ответ/ 5 ответ; 4 ответ/ 3 ответ; 6 ответ. Это выполняется аналогично описанному ранее.Таким образом, мы рассмотрели перестановку ответа вверх. Ранее отмечалось, что работа,устройства несколько отличается для случая перестановки ответа вниз. Рассмотрим эти отличия, исходя из первоначального расположения информации на экране (и, соответственно, в блоке 3 основной памяти). Пусть абонент хочет поместить на экране после ответа номер 5 ответ 2. Для этого набирают с номером цифру 5, нажимают клавишу продолжеНИН выбора, набирают цифру 2 и вновь нажимают клавишу продолжения выбора. При этом в регистре 13 (фиг.2) оказывается 5, а в регистре 12 , так, что к моменту поступления сигнала запуска сдвига на вход 69 блока 7 сдвига (фиг. 3) содержимое четчика 41 адреса оказывается менье содержимого регистра 44 адреса. результате этого схема сравнения 45 формирует сигнал на шине 68. Вследтвие этого сигнал запусг-ка сдвига оступает на распределитель 40 имульсов по цепи - вход -69-элемент 48-шина 65 и запускает сдвиг вниз. Сдвиг вниз, как и сдвиг вверх, остоит из трех этапов, причем перые этапы в обоих случаях одинаковы. а втором этапе осуществляется сдвиг одержимого строк в блоке 3 основной амяти так, что вариант ответа с

нвмером 3 передвигается на ыторую строку, с номером 4 - на третью, а с номером 5 - на четвертую стро ку. На третьем этапе вариант ответа с номером 2 из блока 8 буферной памяти заносится на пятую строку блока 3 основной памяти. Таким образом, после нажатия клавиш устанавливается такой порядок расположения информации в кадре: вопрос/ 1 ответ; 3 ответ/ 4 ответ/ 5 ответ; 2 ответ/ 6 ответ.

Как и ранее, будем считать, что содержимое регистра 44 адреса есть Л а счетчиков 41 и. 42 адреса - В (это означает, что адрес начала строки

есть В, а с отс ответом номер

ветом номер 5 - А). Тогда после первого этапа в счетчике 41 адреса, как и ранее образуется . На втором этапе вначале сигналом с распределителя 40 импульсов по шине 70 к содержимому счетчика 41 адреса прибавляется. Затем в блоке 3 основной памяти осуществляется сдвиг информации, причем считывание производится по адресу со счетчика 41, а запись - по адресу со счетчика 42. Содержимое счетчика 41 и 42 адреса после каждого цикла переписи увеличивается на 1 сигналами распределителя 40 импульсов по шинам 70 и 53. Сдвиг прекращается при совпадении содержимого счетчика 42 адреса и регистра 44 адреса. В результате содержимое счетчика 42 адреса изменяется от В до А, а счетчика 41 адреса -от B+N+l,дoA+N+l. На третьем этапе осуществляется перепись содержимого блока 8 буферной памяти в блок 3 основной памяти, причем считывание выполняется по содержимому счетчика 43, а запись - по содержимому счетчика 42 адреса, в результате содержимое счетчика 42 адреса изменяется от А до А + N, а счетчика 43 - от О до N Для прерывания процесса ранжирования набирают номер последнего ответа и нажимают клавишу окончания выбора. После этого, как И ранее, ответ выбранный последним, располагают вслед за предыдущим т.е. под ним. Однако при продолжении ранжирования следующий ответ .оставляют на экране блока 4 (ив блоке 3 основной памяти) на том же самом месте, т.е. как 5ы начинают ранжирование сначала. Разница заключается в том, что ответы к этому моменту уже могут быть расположены не по порядку. При нажатии, клавиши окончания выбора из блока 5 к блок 6 ранжирования (фиг.2) поступает импульс, .который по входу 29 Передним фронтом запускает распределитель 9 импульсов, а задним фронтом сбрасывает в О триггер 14. Так как в момент запуска распредитепя импульсов по шине 30 в нее поступает 1 с выхода триггера 14, то запускается сдвиг, который выполняется так же, как это описано ране После сдвига на вход 37 распределителя 9 импульсов поступает сигнал окончания сдвига, в ответ на который он формирует импульс установки номера. Так как триггер 14 в этот момент уже находится в О, то по шинам 31 и 32 открывается элемент И 17, импульс с которого по шине 26 гасит регистры 12 и 13. Далее работа устройства осуществляется аналогично. I

Таким образом, вновь введенные

блоки, узлы и связи позволяют повысить быстродействие известного устройства за счет сокращения затрат времени на ранжирование путем оперативной перестановки ответов в блоке основной памяти и одновременно на экране блока отображения. Одновременно повышается достоверность информации за счет увеличения степени наглядности результатов ранжирования.

Формула и.зобретения

1. Устройство для упорядочения данных, содержащее блок набора данных, первый информационный выход которого соединен с первым информационным входом буферного регистра, блок вспомогательной памяти, вход и выход которого соединены соответственно с первьм информационным выходом и вторым информационным входом буферного регистра, блок отображения информации j первый и второй информационные входы которого соединены соответственно со вторьм информационным выходом буферного регистра и первым информационным выходом блока основной памяти, причем второй информационный выход и первый информационный вход блока основной памяти соединены с третьими информационными соответственно входом и выходом буферного регистра, а управляющий вход блока набора данных соединен с выходом блока отображения информации, отличающееся тем, что, с целью повьпления быстродействия, оно содержит блок буферной памяти, блок сдвига и блок ранжирования данных, причем второй информационный яыход блок набора данных соединен с первьм входом блока ранжирования данных, .второй и третий входы которого соединены соответственно с третьим информционным выходом основной памяти и с первым выход;ом блока сдвига, первый выход блока ранжирования данных соединен с первым управляющим входом блока основной памяти, второй выход блока ранжнро1.1ания соединен с nepniuM адресным ..:ходом блока основНОИ памяти и с первым входом блока сдвига, второй и третий выходы блока ранжирования соединены соответственно со вторым и третьим входами блока сдвига, первый-четвертый выходы которого соединены соответственно со вторым управляющим и со вторы адресньм входами блока основной памяти, с адресным и управляющим входами блока буферной памяти, информационные вход и выходы которого соединены соответственно с четвертым информационным выходом и со вторым информационным входом блока основной памяти пятый выход блока сдвига соединен с третьим входом блока ранжирования, пятый выход которого соединен с третьим информационньвл входом блока отображения информации.

2. Устройство попЛ, отличающееся тем, что блок ранжирования содержит два регистра, схему сравнения, распределитель импульсов, счетчик адреса, триггер и три элемента И, причем первый вход блока соединен с информационным входом первого регистра, с установочным входом триггера и с первым запускающ1-1м входом распределителя импульсов, второй вход блока соединен с первым информационным входом схемы сравнения, второй и третий информационные входы которой соединены соответственно с первым выходом первого регистра и с выходом второго регистра, первый выход распределителя импульсов соединен с первыми входами первого и второго э-.-ментов И, второй выход распределителя импульсов соединен с управляк«д1-1м входом схемы сравнения, выход которой соединен с первьм блокирующим входом распределителя импульсов, прямой выход триггера соеди нен со вторым входом второго элемента И и со вторым запускающим входом распределителя импульсов, инверсный выход триггера соединен со вторьм входом первого элемента И, выход которого соединен с управлянхцими входами регистров, второй выход первого регистра и .выход второго элемента И через тре-гий элемент И соединены с информационным входом второго регистра, третий-шестой выходы распределителя импульсов являются соответственно первЕ, третьим, четвертым и пятьм выходами блока, седьмой выход распределителя импульсов через счетчик адреса соединен со BTOPSJM выходом блока, третий вход которого соединен со вторым блокирующим входом распределителя импульсов, третий запускающий вход которого и гисящий вход триггера соединены с четверытм входом блока.

3. Устройство по п.1,отличаю щ е е с я тем, что блок сдвига содержит три счетчика адреса, регистр адреса, две схемы сравнения,два эле0мента И и распределитель импульсов, причем первый вход блока соединен с информационными входами первого, второго счетчиков адреса и регистра адреса, первые информационные выходы

5 первого счетчика адреса и регистра адреса соединены со входами первой схемы сравнения, первый, второй выходы которой соединены с первьми входами соответственно первого и второго

0 элементов И, вторые входы элементов И, соединены со вторым входом блока , первый информационный выход второго счетчика адреса и второй информационный выход первого счетчика

5 адреса соединены со вторым выходом блока, вторые информационные выходы регистра адреса и второго счетчика адреса соединены через вторую схему сравнения с первьм блокирующим входом распределителя импульсов, выхо0ды первого, второго элементов И и третий вход устройства соединены соответственно с первьм, вторым, третьим запускающими входами распределителя импульсов, признаковый вы5ход третьего счетчика адреса соединен со вторьм блокирующим входом распределителя импульсов, первый седьмой выходы распределителя импульсов соединены соответственно с пер0вьм, четвертым, пятым выходами блока, со счетным входом третьего счетчика адреса, с управляющими входами первого, второго счетчиков адреса и регистра адреса, информационный выход третьего счетчика адреса является

5 третьим выходом блока.

Источники информации принятые во внимание при экспертизе

1.Авторское свидетельство СССР

0 511683, кл. G 06 F 3/04, 1977.

2.Авторское свидетельство СССР 413473, кл. G 06 F 3/06, 1976.

3.Патент США 3760375,

кл. 340-172,5, 1976 (прототип).