Изобретение относится к вычислительной технике и может быть исполь зовано в системах с аппаратурной ре ализацией функций, Известно устройство для воспроизведения квадратичной зависимости р Однако оно отличается сложностью и невысоким быстродействием. Наиболее близким к предлагаемому является устройство для воспроизведения квадратичной зависимости, содержацее задающий генератор, счетчик, сумматор, старт-стопную систему, элементы И, НЕ f2, Недостатком данного устройства является то, что формирование кода на выходе счетчика-сумматора реализуется в несколько тактов с помощью старт стопной схемы. Кроме того, пр сутствует операция сдвига на один разряд, что оказывает влияние на быстродействие схемы. Наличие старт стопной схемы и громоздкость выходного счетчика-сумматора также услож няют устройство. Цель изобретения - повышение быс родействия. Поставленная цель достигается тем, что в устройство для воспроизведения квадратичной зависимости, с держащее задающий генератор, счетчик, сумматор, буферный регистр, элемент задержки, причем выход задающего генератора соединен со входом счетчика, разрядные выходы которого, кроме младшего разряда, подключены ;: соответствующим входам первого слагаемого сумматора, прямой и инверсный выходы младшего разряда счетчика через элемент ИЛИ подк.шочены ко входу первого слагаемого младшего разряда сумматора, разрядные выходы которого подключены к соответствующим входам буферного регистра, синхронизирующий вход которого соединен через элемент задержки с выходом задающего генератора, разрядные выходы буферного регистра подключены к соответствующим входам второго слагаемого сумматора. На чертеже приведена блок-схема предлагаемого устройства. Устройство содержит задающий генератор 1, выход которого соединен со входом счетчика 2. Прямой и инверсный выход мла.цшего разряда счетчика через элемент ИЛИ 3 подключены ко входу первого слагаемого младщего разряда сумматора 4, а прямые выходы
остальных разрядов счетчика до п-го разряда подключены ко входам первого слагаемого соответствующих разрядов 2п-разрядного, комбинационного сумматора 4. Выходы комбинационного сумматора 4 подключены ко входам 2п-разрядного буферного регистра 5, выходы которого подключены ко входам второго слагаемого соответствуюсцих разрядов комбинационного сумматора 4. Синхронизация записи в буферный регистр 5. осуществляется от элемента 6 задержки, вход которого подклю чей к выходу задающего генератора.
Устройство работает следующим образ ом.
Импульсы задающего генератора 1 поступают на вход счетчика 2, который формирует в зависимости от количества поступивших импульсов двоичный код аргумента воспроизводимой квадратичной функции. Каждое состо- яние счетчика поступает в виде первого слагаемого на входы комбинационного сумматора 4. Благодаря наличи злемента ИЛИ 3, любое состояние младшего разряда счетчика 2 передается в младший разряд комбинационного сумматора 4, поэтому ко всем четным числам На выходе счетчика 2 добавляется 1. В каждом такте воспроизведения код с выхода счетчика 2 складывается на комбинационном сумматоре 4 с кодом на выходе буферного регистра 5. Полученная сумма в виде кода вновь поступает для прО1 жуточнЬго хранения на вход буферного регистра 5 и одновременно на выходные клеммы устройства. Для временного согласования передачи кода с выхода 2л-разрядного
комбинационного сумматора 4 на вход 2п-разрядного буферного регистра 5 используется элемент 6 задержки, параметры которого выбираются в зависимости от задержки на переходные процессы комбинационного сумматора 4.
В таблице приведены значения двоичных кодов состояний узлов схемы. В первой графе дано количество импульсов с задающего генератора, во второй - состояние выходов счетчика 2 в каждом такте воспроизведения , в третьей - коды на входах разрядов первого слагаемого комбинационного сумматора 4, в четвертой - коды на входах разрядов второго слагаемого комбинационного сумматора 4 и в пятой графе показаны код на выходе комбинационного сумматора 4, т.е. на выходе всего устройства.
Таким образе, время воспроизведения т.е. формирования одного значения квадратичной функции, определяется только временем срабатывания элементов счетчика 2, элемента ИЛИ 3 и комбинационного сумматора 4, поэтому предлагаемое устройство может работать с очень высокой тактовой частотой. Упрощение схемы осуществляется за счет уменьшения количества тактов работы, применения комбинационного сумматора и исключения тактирующих схем. Устройство может использоваться в системах ввода-вывода графической информации на экране ЭЛТ и системах нелинейной обработки сиг 1алов.
название | год | авторы | номер документа |
---|---|---|---|
ЦИФРОВОЕ ПРОГНОЗИРУЮЩЕЕ УСТРОЙСТВО | 2011 |
|
RU2446454C1 |
Устройство для вычисления функции вида F( @ )= @ | 1987 |
|
SU1418709A1 |
УСТРОЙСТВО ДЛЯ ИЗМЕРЕНИЯ ИНТЕРВАЛА ВРЕМЕНИ | 2004 |
|
RU2260830C1 |
ЦИФРОВОЕ ПРОГНОЗИРУЮЩЕЕ УСТРОЙСТВО | 2011 |
|
RU2455682C1 |
ЦИФРОВОЕ ПРОГНОЗИРУЮЩЕЕ УСТРОЙСТВО | 2010 |
|
RU2446461C2 |
ЦИФРОВОЕ ПРОГНОЗИРУЮЩЕЕ УСТРОЙСТВО | 2011 |
|
RU2477887C1 |
УСТРОЙСТВО ДЛЯ СЧЕТА ИМПУЛЬСОВ | 1993 |
|
RU2065250C1 |
ЦИФРОВОЕ ПРОГНОЗИРУЮЩЕЕ И ДИФФЕРЕНЦИРУЮЩЕЕ УСТРОЙСТВО | 2011 |
|
RU2450343C1 |
Устройство для вычисления квадрата числа | 1983 |
|
SU1115051A1 |
ЦИФРОВОЕ ПРОГНОЗИРУЮЩЕЕ И ДИФФЕРЕНЦИРУЮЩЕЕ УСТРОЙСТВО | 2011 |
|
RU2470359C1 |
00000001
0001 00000011 0010 00000011 ООН 00000101 0100 00000101 0101 00000111 ОНО 00000111 0111 00001001 1000 00001001 1001 00001011 1010
00000001 00000100 00000111 00001100 00010001 00011000 00011111 00101000 00110001 00111100 Формула изобретения Устройство для воспроизведения квадрати ной зависимости, содержащее задающий генератор, счетчик, сумматор, отличающееся тем, что, с целью повышения быстродействия, в него введены буферный регистр, элемент задержки, причем выход задающего генератора соединен со входом счетчика, прямые разр ные выходы которого, кроме младшег разряда, подключены к соответствующ входам первого слагаемого сумматора прямой и инверсный выходы младшего разряда счётчика через элемент ИЛИ подключены ко входу первого слагаПродолжение таблицы емого младшего разряда сумматора, разрядные, выходы которого подключены к соответствующим входам буферного регистра, синхронизирующий вход которого соединен через элемент задержки с выходом задающего генератйра, разрядные выходы буферного регистра подключены к соответству тим входам второго слагаемого суммг тора. Источники информации принятые во внимание при экспертизе 1.Авторское свидетельство СССР 432492, кл. G 06 F 7/38, 1972. 2.Авторское свидетельство СССР 419889, кл. G 06 F 7/38, 1972 (прототип ).
Авторы
Даты
1981-08-30—Публикация
1979-07-23—Подача