УСТРОЙСТВО ДЛЯ СЧЕТА ИМПУЛЬСОВ Российский патент 1996 года по МПК H03K23/00 

Изобретение относится к импульсной технике и может быть использовано в устройствах вычислительной техники и систем управления.

Известно устройство для счета импульсов (а.с. N 797078 от 23.02.79, МКИ: H 03 K 23/00, "Устройство для счета импульсов", С.И.Ткаченко, Р.В.Коровин, А. С. Черепнев, опубл. 15.01.81, БИ N 2), содержащее входную шину, счетчик, нуль-орган, два элемента совпадения, триггер, регистр памяти, комбинационный сумматор, блок фиксации изменения кода, два элемента задержки, две группы вентильных элементов, элемент НЕ и элемент ИЛИ. Выходы счетчика соединены со входами первой группы вентильных элементов и со входами разрядов первого слагаемого комбинационного сумматора, входы разрядов второго слагаемого которого соединены со входами второй группы вентильных элементов и с выходами регистра памяти, входы которого соединены с выходами первой группы вентильных элементов. Установочные входы счетчика соединены с выходами второй группы вентильных элементов. Выход комбинационного сумматора через нуль-орган соединен со входом элемента НЕ и с первым входом первого элемента совпадения, выход которого соединен с управляющим входом первой группы вентильных элементов и с первым входом элемента ИЛИ. Второй вход элемента ИЛИ соединен с управляющим входом второй группы вентильных элементов и с выходом второго элемента совпадения, первый вход которого соединен с выходом элемента НЕ, второй вход со вторым входом первого элемента совпадения и с выходом первого элемента задержки. Третьи входы первого и второго элементов совпадения соединены с выходом триггера, вход установки в единицу которого соединен со входом первого элемента задержки и с выходом блока фиксации изменения кода. Вход установки в ноль триггера соединен с выходом второго элемента задержки, вход которого соединен с выходом элемента ИЛИ. Входная шина соединена с тактовым входом счетчика.

Указанное устройство имеет следующие недостатки:
1) сложность схемы, обусловленная необходимостью использования большого количества функциональных блоков и элементов;
2) низкая помехоустойчивость, определяемая помехоустойчивостью регистра памяти.

Известно устройство для счета импульсов в виде параллельного накапливающего сумматора (см. книгу: Букреев И.Н. Горячев В.И. Мансуров Б.М. Микроэлектронные схемы цифровых устройств. М. Радио и связь, 1990, стр.310, рис. 8.20), которое является прототипом и в режиме счета числа импульсов содержит n-разрядный комбинационный сумматор, n-разрядный регистр суммы, n-разрядный регистр памяти, инвертор и входную шину, которая подключена к тактовому входу регистра памяти, входу младшего разряда первого слагаемого комбинационного сумматора и через инвертор к тактовому входу регистра суммы. Выходы разрядов комбинационного сумматора подключены к соответствующим информационным входам регистра суммы, выходы разрядов которого соединены с соответствующими информационными входами регистра памяти, выходы разрядов которого соединены со входами соответствующих разрядов второго слагаемого комбинационного сумматора.

Недостатком указанного устройства является низкая помехоустойчивость, определяемая помехоустойчивостью регистра суммы и регистра памяти.

Достигаемым техническим результатом является повышение помехоустойчивости устройства для счета импульсов.

Указанный технический результат достигается тем, что в устройство для счета импульсов, содержащее входную шину, подключенную к тактовому входу n-разрядного регистра памяти и ко входу младшего разряда первого слагаемого n-разрядного комбинационного сумматора, входы разрядов второго слагаемого которого соединены с выходами соответствующих разрядов регистра памяти, введены n резисторов и цепь из (n+1) последовательно соединенных конденсаторов, при этом свободные выводы крайних конденсаторов цепи соединены с общей шиной, а точки соединения выводов соседних конденсаторов подключены к информационным входам соответствующих разрядов регистра памяти и через соответствующие резисторы к выходам соответствующих разрядов комбинационного сумматора.

Указанная совокупность признаков позволяет повысить помехоустойчивость устройства для счета импульсов за счет запоминания его состояний на конденсаторах последовательной цепи. При этом уровень помехоустойчивости устройства сохраняется при отказе типа "обрыв" любого из конденсаторов цепи.

На фигуре приведена схема устройства для счета импульсов в четырехразрядном варианте (n=4).

Устройство содержит четырехразрядный комбинационный сумматор 1, четырехразрядный регистр 2 памяти, резисторы 3.6, последовательно соединенные конденсаторы 7.11 и входную шину 12, соединенную с тактовым входом 13 регистра 2 и со входом младшего разряда (А1) первого слагаемого сумматора 1. Входы разрядов второго слагаемого (В1.В4, вход младшего разряда В1) сумматора 1 соединены с выходами соответствующих разрядов регистра 2. Свободные выводы конденсаторов 7 и 11 соединены с общей шиной. Точка соединения выводов конденсаторов 7 и 8 подключена к информационному входу первого (младшего) разряда регистра 2 и через резистор 3 к выходу первого (младшего) разряда сумматора 1. Точка соединения выводов конденсаторов 8 и 9 подключена к информационному входу второго разряда регистра 2 и через резистор 4 к выходу второго разряда сумматора 1. Точка соединения выводов конденсаторов 9 и 10 подключена к информационному входу третьего разряда регистра 2 и через резистор 5 к выходу третьего разряда сумматора 1. Точка соединения выводов конденсаторов 10 и 11 подключена к информационному входу четвертого разряда регистра 2 и через резистор 6 к выходу четвертого разряда сумматора 1.

Регистр 2 содержит Д-триггеры 14.17, тактовые входы (с) которых объединены и служат тактовым входам регистра, а информационные входы (Д) триггеров 14. 17 являются информационными входами соответственно четвертого-первого разрядов регистра 2. Запись информации в указанные триггеры осуществляется уровнем тактовых сигналов.

Работает устройство для счета импульсов следующим образом.

В исходном состоянии на входной шине 12 поддерживается уровень логического 0. Все триггеры резистора 2 находятся в нулевом состоянии, поэтому на их единичных выходах поддерживается уровень логического 0. На входах всех разрядов первого (А1.А4) и второго (В1.В4) слагаемых сумматора 1 уровень логического 0, поэтому на выходах всех его разрядов поддерживается уровень логического 0. Конденсаторы 7.11 разряжены, следовательно, на информационных входах триггеров 14.17 регистра 2 присутствует уровень логического 0.

В указанное исходное (нулевое) состояние устройство устанавливается автоматически при включении питания, и происходит это следующим образом.

В выключенном состоянии конденсаторы 7.11 устройства разряжены, и при включении питания низкий уровень сигнала (логический 0) с этих конденсаторов записывается в триггеры 14.17 регистра 2, поскольку указанные триггеры управляются низким уровнем на тактовых входах (уровнем логического 0 на входной шине 12). Уровни логического 0 с выходов триггеров 14.17 регистра 2 поступают на соответствующие входы второго слагаемого сумматора 1, на всех входах первого слагаемого которого присутствуют уровни логического 0, поэтому на выходах разрядов сумматора 1 будут поддерживаться уровни логического 0. Этим поддерживается разряженное состояние конденсаторов 7.11, то есть уровни логического 0 на информационных входах триггеров 14.17 регистра 2, тем самым поддерживается и нулевое состояние этих триггеров, поскольку на их тактовых входах также присутствует уровень логического 0 сигнал записи информации. Таким образом, после включения питания устройство само "держит" себя в нулевом состоянии по замкнутой цепи: конденсаторы 7.11 информационные входы и выходы триггеров 14.17 регистра 2 входы второго слагаемого и выходы сумматора 1 конденсаторы 7.11.

В указанное исходное состояние устройство может быть установлено, притом из любого состояния, и подачей импульсного сигнала на вход сброса (на входы сброса триггеров 14.17) регистра 2, который на фигуре не показан.

Рассмотрим работу устройства в режиме счета импульсов, полагая, что перед началом работы устройство находится в исходном состоянии.

При поступлении по входной шине 12 первого счетного импульса (с уровнем логической 1) на входах первого слагаемого (А1.А4) сумматора 1 в течение этого импульса оказывается приложенным двоичный позиционный код (код 0001 (код числа 1, младший разряд кода здесь и далее в тексте справа). Поскольку на входах второго слагаемого (В1.В4) сумматора в это время поддерживается (с выходов триггеров 17.14 регистра 2) уровень логического 0, то есть код 0000, то в течение первого счетного импульса на его выходах будет поддерживаться код числа 1 0001, будут заряжаться конденсаторы 7 (через резистор 3) и 8 (через резисторы 3, 4). Остальные конденсаторы останутся разряженными. Постоянные интегрирующих RC-цепей устройства выбраны так, чтобы конденсаторы успели зарядиться до уровня логической 1 (или разрядиться до уровня логического 0) до окончания счетного импульса. Следовательно, до окончания первого счетного импульса с конденсаторов 7.11 на информационные входы триггеров 17.14 регистра 2 уже будет подан код числа 1 0001. После окончания первого счетного импульса этот код переписывается в триггеры 17.14, с прямых выходов которых поступает на соответствующие входы второго слагаемого сумматора 1. Так как после окончания первого счетного импульса на входах первого слагаемого сумматора снова поддерживается код числа 0 0000, то на выходах разрядов последнего будет иметь место код числа 1 0001, которым будет поддерживаться до поступления второго счетного импульса заряженное состояние конденсаторов 7, 8 и разряженное состояние остальных конденсаторов, то есть новое состояние устройства 0001, "запомненное" в течение первого счетного импульса конденсаторами 7.11, само себя поддерживает по замкнутой цепи: конденсаторы 7. 11 информационные входы и выходы регистра 2 входы первого слагаемого и выходы сумматора 1 конденсаторы 7.11.

При поступлении второго счетного импульса на входах первого слагаемого сумматора 1 в течение этого импульса опять окажется приложенным код числа 1
0001, то есть код счетного импульса. Поскольку на входах второго слагаемого сумматора 1 в этой время поддерживается код числа 1 0001, то на выходах сумматора 1 в течение второго счетного импульса будет поддерживаться код числа 2 0010. В результате разряжается конденсатор 7, перезаряжается конденсатор 8 и заряжается конденсатор 9, то есть конденсаторами 7.11 в течение второго счетного импульса запоминается код нового состояния устройства 0010. После окончания этого импульса триггер 17 переключается в нулевое состояние, триггер 16 в единичное, а триггеры 15 и 14 сохраняют свое нулевое состояние, то есть в триггеры 17.14 переписывается код нового состояния устройства 0010. Этот код с прямых выходов указанных триггеров регистра 2 поступает на соответствующие входы второго слагаемого сумматора 1. Поскольку после окончания второго счетного импульса, как и после первого счетного импульса, на входах первого слагаемого сумматора 1 вновь поддерживается код числа 0 0000, то на выходах его разрядов будет иметь место код числа 2 0010, которым будет поддерживаться до поступления третьего счетного импульса заряженное состояние конденсаторов 8 и 9 и разряженное состояние остальных конденсаторов. Таким образом, после окончания второго счетного импульса новое состояние устройства 0010, "запомненное" в течение этого импульса конденсаторами 7.11, само себя поддерживает по указанной выше замкнутой цепи: конденсаторы 7.11 информационные входы и выходы регистра 2 входы второго слагаемого и выходы сумматора 1 конденсаторы 7.11.

При поступлении третьего счетного импульса устройство работает аналогично описанным выше случаям. После окончания этого счетного импульса конденсаторы 7 и 9 окажутся заряженными, конденсаторы 10 и 11 останутся разряженными, конденсатор 8 тоже окажется фактически разряженным, поскольку к обоим его выводам приложен одинаковый высокий потенциал уровень логической 1.

Аналогично работает устройство при поступлении последующих счетных импульсов. После пятнадцатого счетного импульса устройство принимает состояние 1111, при этом заряженными окажутся конденсаторы 7 и 11, а остальные конденсаторы фактически окажутся разряженными, поскольку к обоим выводам каждого из них будет приложен одинаковый высокий потенциал уровень логической 1. После шестнадцатого счетного импульса устройство переключается в свое описанное выше исходное нулевое состояние.

Если какой-либо из поступающих по входной шине 12 счетных импульсов имеет длительность короче требуемой (или является помехой), то на короткое время, равное длительности этого импульса (или помехи), на выходах разрядов сумматора 1 появится код следующего состояния устройства, поскольку последний всегда выполнит свою функцию суммирования. Однако этот кратковременный код не приведет к заряду, разряду или перезаряду (до соответствующих логических уровней) конденсаторов 7.11, и после этого короткого счетного импульса (или помехи) устройство не переключится в новое состояние, а сохранит старое.

Уровень помехоустойчивости устройства может регулироваться в широких пределах путем изменения номиналов резисторов 3.5 и(или) конденсаторов 7.11. Увеличение фронта и среза сигналов на информационных входах регистра 2 при повышении помехоустойчивости устройства не приводит к нарушению его работоспособности или электрических режимов элементов, поскольку переключение триггеров 14.17 регистра 2 происходит после окончания счетных импульсов, то есть даже с некоторой задержкой после завершения переходных процессов при заряде-разряде конденсаторов 7.11.

Следует отметить, что устройство нормально функционирует и сохраняет установленный уровень помехоустойчивости даже при отказе типа "обрыв" одного (любого) из конденсаторов.

В целях подтверждения осуществимости заявляемого объекта и достигнутого технического результата в институте построен и испытан в диапазоне рабочих температур от минус 50^oC до плюс 50^oC лабораторный макет, выполненный по приведенной на фигуре схеме на базе интегральных микросхем и дискретных резисторов и конденсаторов. Проведенные испытания показали осуществимость заявляемого устройства для счета импульсов и подтвердили его практическую ценность.

Использование: в устройствах автоматики и вычислительной техники. Сущность изобретения: устройство для счета импульсов содержит n-разрядный комбинационный сумматор 1, n-разрядный регистр памяти 2, n-резисторов 3-6, цепь из (n+1) последовательно соединенных конденсаторов 7-11. 1 ил.

Устройство для счета импульсов, содержащее входную шину, соединенную с тактовым входом n-разрядного регистра памяти и с входом младшего разряда первого слагаемого n-разрядного комбинационного сумматора, входы разрядов второго слагаемого которого соединены с выходами соответствующих разрядов регистра памяти, отличающееся тем, что в него введены n резисторов и цепь из n+1 последовательно соединенных конденсаторов, при этом свободные выводы крайних конденсаторов цепи соединены с общей шиной, а точки соединения выводов соседних конденсаторов соединены с информационными входами соответствующих разрядов регистра памяти и через соответствующие резисторы с выходами соответствующих разрядов комбинационного сумматора, входы старших разрядов первого слагаемого которого соединены с общей шиной.