Устройство для распределения заявок по процессорам Советский патент 1981 года по МПК G06F9/50 

(54) УСТРОЙСТВО ДЛЯ РАСПРЕДЕЛЕНИЯ ЗАЯВОК Изобретение относится к вычислительной технике и может найти применение в многопроцессорных вычислитель ных системах (МВС). Известно устройство управления обменом, содержащее регистр готовности процессоров, группа выходов которого подключена к первой группе входов узла управления, а первая группа входов - к первой группе входов устройства, вторая группа входов которого соединена со второй группой входов узла управления, соединенного первы л входом с выходом элемента ИЛИ 1. Недостатком этого устройства яеля ется низкое быстродействие и ограниченные функционёшьные возможности, проявляющиеся в отсутствии возможнос ти организации обмена одновременно между несколькими процессорами. Наиболее близким к предлагаемому является устройство для распределения заданий процессорам, которое содержит регистр готовности-процессоро соединенный со входами групп элементов И и блока управления, первый вы)сод которого подключен к управляющем ходу регистра сдвига, при этом регистр сдвига через группы элементов подключен к входам процессоров, а че ПО ПРОЦЕССОРАМ рез процессоры и элементы ИЛИ - к регистру готовности и, соответственно, к управляющим входам регистра сдвига, выходы которого через схему ИЛИ подключены к управляющему входу блока управления 2, Недостаток этого устройства состоит в высокой вероятности потери заявки на решение задачи, вызванной отказом устройства от выполнения зад. даиия, если число свободных процессоров меньше количества потребных. Кроме того, устройство имеет ограниченные функционсшьные возможности, проявляющиеся в невозможности организации очереди заданий. Цель изобретения - расширение функциональных возможностей за счет обслуживания заявки независимо от числа свободных процессоров и уменьшение вероятности потери заявок на решение задачи. Цель достигается тем, что в устройство для распределения заявок по процессорам, содержащее оегистр готовности процессоров, группа выходов которого соединена с группой информационных входов блока управления и с первыми входами элементов И первой группы, вторые входа которых соедннены с группой выходов регистра сдвига и с группой входов элемента ИЛИ, выход которого соединен с упрб(вляющим ВХОДОМ блока управления, первый выход которого соединен с уйравляющим входом регистра сдвига, вход сброса которого соединен с выходом блока элементов ИЛИ и с входом сброса регистра готовности процессоров, группа информационных входов которого соединена с выходами процессоров группы, входы которых соединены с вы ходами элементов И первой группы и с входами элементов ИЛИ, введены группа регистров хранения, вторая группа элементов И и элемент И, причем груп па инфЬрма ционных входов первого реГистра хранения группы является груп пой входов заявок устройства, управляющий вход каждого регистра хранени группы соединен j выходом соответствующего элемента И второй группы, группа информационных выходов каждог регистра хранения группы, кроме последнего, соединена с группой информационных входов последующего регист ра хранения группы, первая и вторая группы разрядных выходов последнего регистра хранения группы соединены соответственно с третьими входами элементов И первой группы и с группо информационных входов регистра сдвиг вход сдвига которого соединен с выхо дом элемента И,первый вход которого .соединен с выходом старшего разряда .группы выходов регистра сдвига,второ вход элемента И соединен с выходом элемента ИЛИ и с первыми входами эле ментов И второй группы, второй вход каждого элемента И второй группы, кроме последзнего, соединен с выходом последующего элемента И этой группы, второй вход последнего элемента И второй группы соединен со вторым выходом блока управления. На фиг.1 представлена структурная схема устройства; на фиг.2 - структурная схема блока управления. Устройство содержит группу регистров 1 хранения, вторую группу элемен тов И 2, элемент ИЗ, регистр 4 сдвига, элемент ИЛИ 5, первую группу эле ментов И 6, блок элементов ИЛИ 7, группу процессоров 8, регистр 9 готовности роцессоров, блок 10 управления, группу входов И устройства. Блок управления содержит элемент ИЛИ 12, элемент И 13 и элемент ИЛИ 1 Реализация блока 10 управления зависит от числа процессоров, так как Вьхбды регистра 9 готовности процессоров являются его входами. В общем случае реализация блока 10 представляет собой автомат без памяти на п + 1 входов (п - число процессоров ид- управляющий вход о.т элемента ШШ 5) и на два выхода .(У4 и УЙ)Устройство работает следующим об-/ разом. На группу входов уотройства 11 поступают заявки на решение вадачи, |которые вырабатываются планирующей системой. Заявка содержит,ход номера задачи, которую иедцо решить, и код потребного для решения числа процес срров. Код числа процессоров предс|1:авляется в виде соответствующего числа разрядных едхтниц регистра хра Ивния. Заявка первоначально поступает на первый регистр 1 хранения группы, а затем последовательно переписывается на следующий свободный регистр. Вели к моменту прихода заявки все регистры хранения группы .заиятЫ, заявка сохраняется на входах в ycтpoйc1 во. Пусть в некоторый момент времени завершилось обслуживание заявки на решение. По сигналам блока 10 управления с последующего регистра 1 хранения группы код потребного числа . процессоров переписывается на регистр 4 сдвига, а код номера задачи поступает на групповые входы элементов И 6 группы. На выходах элементов 6 группы номер задачи будет появляться только в том случае, если соответствующий процессор 8 группы свободен, о чем сигнализирует единица в соответствующем разряде регистра 9, и если данный процессор 8 группы требуется для решения задачи, о чем сигнализирует единица в соответствующем разряде регистра 4 сдвига. Код номера задачи передается в процессоры 8 группы для исполнения, а через блок элементов йЛИ 7 обнуляет соответствующие разряды регистра 9 и регистра 4 сдвига. Если число назначенных процессоров меньше требуемого числа, не все разряды регистра 4 сдвига обнулены, на выходе элементов ИЛИ 5 существует единичный сигнал, который открывает элемент И 3 и разрешает блоку 10 управления подать на регистр 4 сдвига очередной импульс, сдвиггиощий его содержимое на один разряд. Процесс циклического сдвига продолжается до тех пор, пока не будет назначено требуемое число процессоров. В этом случае нулевой сигнал с выхода элемента ИЛИ 5 закрывает цепь циклического сдвига, сообщает блоку 10 управления о завершении обслуживания заявки, происходит сдвиг очереди заявок на регистрах 1 хранения группы. Цикл работы устройства повторяется. Таким образом, устройство для распределения заявок по процессоргм, ко-г торое дополнительно снабжено элементом И, регистрами хранения и второй группой элементов И с соответствующими формуле изобретения связями, обеспечивает полное обслуживание заявок путем одновременного назначения процеоооровг при этом цель изобрет(ния достигается организацией очереди хра неиия заявок и возможностью обслуживания заявки независимо от числа сво бодных процессоров. Формула изобретения Устройство для распределения заявок по процессоргш,содержащее регист готовности процессоров, группа выходов которого соединена с группой информационных входов блока управления .и с первыми входами элементов И первой группы, вторые входы которых сое динены с группой выходов регистров сдвига и с группой входов элемента ИЛИ, выход которого соединен с управ ляющим входом блока управления, первый выход которого соединён с управляющим входом регистра сдвига, вход сброса которого соединен с выходом блока элементов ИЛИ и с входом сброт са регистра готовности процессоров, группа информационных входов .которого соединена с выходами процессоров группы, входы которых соединены с вы ходгиш элементов И первой группы и с входами блока элементов ИЛИ, отли чающееся тем, что, с целью расширения функциональных возможностей за счет обслуживания заявки неза висимо от числа свободных процессоров, в него введены группа регистров хранения, вторая группа элементов И и элемент И, причем группа информац1 онных входов первого регистра хранения группы Является группой входов заявок устройства, управляющий вход каждого регистра хранения группы соедииен с выходом соответствующего элвмеита И второй группы, группа инфор . мационных выходов каждого регистра хранения группы, кроме последнего, соединена с группой информационных входов последующего регистра хранения группы, первая и вторая группы разрядных выходов последнего регистра хранення группы соединены соответственно с третьими входами элементов И первой группы и с группой информационных входов регистра сдвига, вход сдвига которого соединен с выхо-дом элемента И,первый вход которого соединен с выходом старшего разряда , :группы внходсоз регистра сдвига,второй вход элемента И соединен с выходом элемента ИЛИ и с первыми входами элементов И второй группы, второй вход каждого элемента И второй группы, кроме последнего, соединен с выходом последующего элемента И этой группы, второй вход последнего элемента И второй группы соединен со вторым выходом блока управления. Источники информации, принятые во внимание при экспертизе 1.Авторское свидетельство СССР 474006, кл. а 06 F 9/00, 1972. 2. Авторское свидетельство СССР 629538, кл. G 06 F 9/00, 1977 (прототип),

12

JL

Vi

Jtf