Стенд для контроля и управления процессором Советский патент 1981 года по МПК G06F11/36 

(54) СТЕНД ДЛЯ КОНТРОЛЯ И УПРАВЛЕНИЯ ПРОЦЕССОРОМ

Изобретение относится к вычислительной технике.

Известно устройство, обеспечивающее контроль и управление вычислительными устройствами, содержащее наборники, индикаторы, схемы управления и контроля 1 .

Основным недостатком подобных устройств являются малые функциональные возможности при проверке, контроле и управлении процессором предварительной обработки 1шформацин, а также при поиске неисправностей в процессоре.

Наиболее близким к предлатаемому является устройство, содержащее блок сопряжения с процессором, блок задания режима, формирователь рабочих частот, блок останова и блок вызова, который содержит коммутатор команд, регистр вызванных данных, индикатор данных и индикатор адреса, при этом входы ком 1утатора команд являются первым и вторым входами блока, первый вход регистра вызванных данных является третьим входом блока, второй и третий входы регистра вызванных данных

являются соответственно четвертым и пятым входами блока, выход регистра вызванных данных соединен со входом индикатора данных и выходом коммутатора команд, вход индикатора адреса является щестым входом блока, первьи вход блока задания режима подключен к первому входу блока останова, второй вход которого подключен к выходу блока вызова, первый вход которого соединен со вторым выходом блока задания режима, третий выход которого подключен к первому входу формирователя рабочих частот, второй вход которого подключен к выходу блока останова, третий вход которого объединен с выходом формирователя рабочих частот и соединен с первым входом блока сопряжения с процессором, второй и третий входы которого подключены соответственно к четвертому и пятому выходам блока задания режима, шестой выход которого подключен к третьему входу блока вызова, третий выход которого объединен с шестым входом бдока вызова и является адресным выходом стенда, пятый выход блока сопряжения является управляюитм выходом стенда. второй вход Ьлока вызова является вторым входом стенда 2. Это устройство осуществляет орга1шзацию режимов работы устройств комплекса, индикацию сбоев и неисправностей устройств комплекса, формирование требований на обращени к подпрограммам, которые хранятся в долговременном запоминающем устройстве или оперативном запоминающем устройстве, периодическое или однократное обращение к оперативному запоминающему устройству по любому шбратюму на пульте адресу и вызов необходимой информации на индикаторы числа и адреса пульта. С помощью данного пульта можно проводить контроль функционирова шя, отладку программ, настройку и управление комплек сом и профилактические работьь Недостаток устройстаа - шзкое быстродействие. . Цель изобретения - повышение быстродействия и достоверности контроля. Поставленная цель достагается тем, что в стенд для контроля и управления процессором содержащий блок сопряжеьшя с процессором, блок задания режима, формирователь рабочих одстот, блок останова и блок вызова, который содержит коммутатор команд, регистр вызванных данных, индикатор данных и индикатор адреса, при зтом входы коммутатора команд являются первым и вторым входами блока, первый вход регистра вызванных данных является третьим входом блока, второй и третий входы-регистра вызванных данных являются соответственно четвертым и пятым входами блока, выход регистра вызванных данных соединен со входом индикатора данных и выход коммутатора команд, вход индикатора адреса является шестым входом блока, первый вход блока задания режима подключён к первому входу блока останова, второй вход которого подключен к выходу блока вызова, первый вх которого соединен со вторым выходом блока задания режима, третий выход которого подкл чен к первому входу формирователя работах частот, второй вход которого подключен к вы ходу блока останова, третий вход которого подключен к выходу блока останова, третий вход которого объединен с выходом формирователя рабочих частот и соединен с первым входом блока сопряжения с процессором, второй и третий входы которого подключены соответственно к четвертому и пятому выходам блока задания режима, шестой выход которого подключен к третьему входу блока вызова, четвертый и пятый входы которого подключены соответственно к первому выходу и четвер тому входу блока сопряжения с процессором, второй выход которого объединен с шестым входом блока вызова и является адресным вх дом-выходом стенда, третий выход блока сопр жения с процессором является первым выходом стенда, четвертый выход блока сопряжения с процессором является управляющим выходом стенда, второй вход блока вызова является вторым входом стенда, стенд содержит блок вьь зова, имитатор каналов связи и имитатор канала вычислительного комплекса, при этом блок вызова содержит блок сравнет1я адреса и коммутатор сигналов абонента, выход которого соединен со входом индикатора данных, вход индикатора адреса объединен с первым входом блока сравнения адреса, второй вход которого является седьмым входом блока вызова, первый вход коммутатора сигналов абонента является восьмым входом блока вызова, третий вход блока сравнения адреса объединен с первым входом регистра вызванных данных, четвертый вход которого соединен с выходом блока сравнения адреса, четвертый вход которого соединен с третьим входом регистра вызванных данных и вторым входом коммутатора сигналов абонента, второй выход- блока сравнения адреса является вьгходом блока вызова, первый и пятый входы которого объединены, имитатор каналов связи содержит коммутатор выбора программ, блоки согласования, индикатор, коммутатор выбора канала, коммугатор скорости работы, формирователь тактовых частот, при этом группа входов-выходов коммутатора выбора программ является первой группой входов-выходов имитатора, выход коммутатора выбора программы через первый блок согласования соединен со входом блока индикации, группа выходов второго блока согласования является второй группой выходов имитатора, входы формирователя тактовых частот являются входами имитатора, группа выходов формирователя тактовых частот через коммутатор скорости работы и коммутатор выбора канала подключена к группе входов второго блока согласования, имитатор канала вычислительного комплекса содержит блоки согласова1ГИЯ, коммутатор сигналов интерфейса, регистр адреса внешнего устройства, формирователь импульсов, блок задания комнад, блок задания байта данных, блок задания сигналов интерфейса, индикатор, блок сравнения, счетчик длины данных и наборное поле, при этом вход первого блока согласования является входом имитатора, выход первого блока согласования является первым выходом имитатора и соединен со входом коммутатора сигналов интерфейса, выход которого соединен с первыми входами регистра адреса внешних устройств, блока задания команд, блока задания байта данных, блока задания сигналов интерфейса и блока сравнения, второй вход которого подключен ко вторым входам блока задания сигналов интерфейса, блока задания байта данных, 5 блока задания команд и коммутатора сигнало интерфейса, к вь1ходу формирователя импульсов и ко входам выходного коммутатора и счетчика длины дантгых, второй вход которого и третьи входы блока задания команд и блока задания байта данных соединены с труппой выходов наборного поля, третий вход блока сравнения и выходы блока за:1ания сигналов интерфейса, блока задания байта данных, блока задания команд и регистра адреса внешнего устройства подключены к соответствующим входам выходного коммутатора, выход которого подключен ко входу второго блока согласования, выход которого является вторым выходом имитатора, второй и третий входы которого являются входами формирователя импульсов, седьмой вход блока вызова соединен с шестым выходом блока сопряже1 ия с процессором, восьмой вход блока вызова соединен с первым выходом имитатора канала вычислительного комплекса, второй вход которого объединен с соответствующим входом имитатора каналов связи и подключен к выходу блока останова, третий вход которого объединен с соответствующим входом имитато ра каналов связи и соединен с третьим входом имитатора канала вычислительного комплекса, первая группа входов-выходов имитатора кана лов связи является третьим входом-выходом стенда, вторая грутгпа выходов имитатора каналов связи является группой выходов стенда первый вход имитатора канала вычислительног комплекса является третьим входом стенда, четвертый выход которого является вторым выходом имитатора канала вычислительного комплекса. На чертеже представлена блок-схема предлагаемого устройства. Устройство содержит блок 1 сопряжения с процессором, состоящий из блока обращения к оперативному запоминающему устройству 2, формирующему последовательность сигналов при обраще1ши к оперативному запоминающем устройству в разлишых режимах, формирователя 3 сигналов, формирующего последовательность сигналов для чтения любой кома}1ды хранящейся в оперативном или долговременном запоминающих устройствах процессора, а также при чтении команды имитируемой в стенде, формирователя 4 сигналов, формирующего последовательность сигналов при вызове в статическом (останова) режиме содержимого операционных регистров вычислительного устройства процессора, формирователя 5 сигналов, наборника 6 данных, наборника 7 адреса подпрограм мы, наборника 8 адреса операционных регистров, коммутатора 9 адреса (предназначенного для выдаад в щину адреса процессора, сформированного в стенде адреса, для оргашпации контроля и управления), коммутатора 10 данных, предназначенного для выдаш в тнину данШ.1Х процессора (из стенда), блок 11 вызова, состоящий из блока 12 сравнеш1я адресов, формирующего сигнал результата сравнения адреса, сформированного п стенде, с адресом, находящимся в щине процессора, для организации инткзщш данных в сте(ще, регистра 13 вьтзова данн1 1х, предназначено для хранения данных, полученных из пганы данных процессора, до постуолрння следуюци1х данных, предназначенных для индикации, коммутатора 14 сигналов абонента, прешизначенного для выдаш на индикацию сигналов абонента, поступающих от процессора через имитатор 15 каналов вычислительного комплекса, коммутатора 16 команд, предназиачентюго для выдачи на ипдакацию выполняемой команды процессора, индикатора 17 дангаях и индикатора 18 адреса, илтотатор 19 каналов связи, состоящий из блоков 20 и 21 согласования, предназначенных для сопряжения с линиями стыка С1, коммутатора 22 выбора программ, лре;шазначсн ого для подключения служебных и ииформацнониых линий каждого в отдельности кан;1ла к стенду, индикатора 23, формирователя 24 тактовых частот, прсдпазиаченного для формирования набора синхрочастот, на которых работают используемые каналы связи, коммутатора 25 выбора скорости работы канала, предназначеиного для выбора необходимой скорости из имеющегося набора синхрочастот, на которой должен работать имитируемый канал связи, коммутатора 26 выбо-. ра качала, предназначенного для подключения выбранной синхрочастоты к соответствуюсцим линиям синхросигналов каждого канала, имитатор каналов вычислительного комплекса 15, состоящий из блока согласования 27 и выходного 28 блока согласоваш1Я, входного коммутатора 29, сигнала интерфейса, выходного 30 коммутатора, регистра 31 адреса внеишего устройства, предназначещюго для хранения и выдачи номера внещнего устройства в процессе выполнения команды канала, блока 32 задания команд, предназначенного для задания кода команды канала в процессе работы имитатора в основном режиме, блока 33 задаш1я байта данных, предназначенного для формирования кодов массива данных и выдачи их абоненту, блока 34 задания интерфейса, предназначенного для формирования сигналов управления и индентификащш канала, наборное поле комаяд 35, счетчика 36 длины дант)1х, предназначенного для контроля длины массива информация, принимаемого от абонента, блока 37 сравнения, предназначенного для сравнения вида и длины принимаемого и передаваемого массива данных, 1шдикатора 38 результата сравнения, и формирователь 39 импульсов, блок 40 останова, формирующий сигналы останова, т.е. сигналы блокировки работы устройств процессора и стенда путем останова частот по условиям, формируемым блоками стенда, блок 41 задания реяшма, формирователь 42 рабочих частот, предназначенный для формирования одиночных импудьсов, серии рабочих частот от местного генератора, входящего в данный блок, и от опорных частот, поступающих от процессора.

Стенд работает следующим образом.

В режиме оперативного контроля функционирования процессора сигналом от блока 41 задания режима через выход 43 отключается местный генератор стенда в формирователе 42 рабочих частот, и формирование рабочих частот стенда производится на базе опорных частот, поступаюцщх от процессора. Блок задания режимов 41 задает режим динамической индикации, который, управляя блоками 1 и 13, позволяет записать данные, адрес которых задается формирователем 5 из ишны данных процессора в блок 12. Занесение в блок 12 производится каждый раз, когда процессор обращается к ячейке памяти с заданным в стенде адресом. Данные в блоке 12 сохраняются до следующего занесения на него из шины процессора и отображаются индикатором 17.

При автономном контроле функционирования процессора, который устанавливается автоматически, вместо внешних устройств (каналов связи и канала ввода-вывода вычислительного комплекса) к процессору подключаются их имитаторы, входящие в состав стевда: имитатор 19 каналов связи и имитатор 15 каналов вычислительного комплекса. В этом режиме поток данных, который необходимо выдать в каналы связи, формируется в имитаторе каналов вычислительного комплекса и выдается в процессор, где данные проходят соответствующую обработку, и по синхронизации имитатора 19 выдаются в информационные шины каналов, откуда по цтейфу возвращаются обратно в процессор. В процессоре они проходят обратную обработку и по линиям абонента возвращаются в имитатор 15, где сравгагваются с выданным потоком данных, а результат сравнеш я отображается на индикаторе 41.

При1щип работы имитатора 19 следующий.

С выхода блока согласования 21 выдаются синхроимпульсы (Tj.,. Tj ), которые синхронизируют прием и выдачу данных процессором по каждому каналу в отдельности. Выбор каждого в отдельности канала и скорости следования синхроимпульсов производится коммутаторами 25 и 26 из набора, формируемого формирователем 24. Служебные признаки о состоянии канала, вырабатьшаемые процессором, посгуцают на вход коммутатора 22, который, в ; зависимости от номера контролируемого канала, подключает линии служебных признаков через блок 20 согласования к индикатору 23. Управление щитейфом информациошп 1х линий контролируемого канала осуществляется кнопкой. (После обрыва шлейфа процессор формирует служебные сигналы о состоя1ши канала, которые выдаются на соответствующие линии). Таким образом, организуется имитащм и контроль состояния каналов связи при автономной проверке.

Принцип работы имитатора 15 состоит в преобразова ши сигналов, поступающих от абонента, в сигнал канала ввода-вывода. Сигналы абонента, поступающие в имитатор 15 через входной коммутатор 30, выдаются в блок 34 формирования сигналов интерфейса, где преобразуются в сигналы управления и идентификации канала ввода-вьшода. Адрес внешнего устройства, поступающий от абонента в регистр 31 адреса в процессе выполне1шя операш1и приема состояния от абонента, определяет код номера внещнего устройства, к которому имитатор 15 обращается с той или иной командой канала. Код команды канала в зависимости от режима работы имитатора 15 либо задается . с помощью наборного поля 35, либо зависит от вида информации состояггая, поступившей от абонента, и формируется в блоке 32 задания Вид информации, выдаваемой от имитатора 15 к абоненту, задается с помощью наборного поля 35, а также зависит от состояния счетчика. 36 длины данных. Наборник 38 длины данных предназначен для задания длины массива данных, выдаваемых абоненту. В процессе приема данных от абонента в блоке 37 сравнения происходит анализ совпадения принимаемой информации с информацией, ранее абоненту. Сравнение производится как по виду информации, так и по ее длине. В случае несравнения любого из указа1шых параметров в блоке 37 вырабатывается специальный сигнал. Через выходной коммутатор 30 сигналов интерфейса производится вь1дача сигналов управления и идентификации канала, а также кодов адреса внещнего устройства, комнады канала и данных. Взаимодействие выщеперечисленных блоков имитатора 15 организуется с помощью управляющих сигналов, сформированных в блоке 42 местного управления,

При автономной проверке предусмотрен оперативный контроль функционирования процессора с имитаторами в режиме динамической индикации и в режиме останова посл,е различных этапов обработки Процессором данных,

а также сигналов шин абонента через коммутатор 14 на тех же индикаторах 17.

В режиме отладки программ производится подкл1оче1ше формирователя 42 рабочих частот и блока 40 останова стенда по сигналам от 9 блока 41. Для отладки программа предваритель но заносится в оперативное запоминающее устройство процессора с помощью блоков 2 и 41 и формирователя 5 сигналов. После этого производится установка останова по чтению каждой команды блоком 41. Задание режима чтения команды из оперативного запоминающего устройства производится блоком 41. Отладка программы может начаться с любой команды, адрес которой задается наборником 7. Возможно задать режим останова блоком 41 по адресу ячейки оперативного запоминающего устройства, к которой происходит обраще1ше внутри подпрограммы. Адрес останова задается формирователем 5. Чтение любой комнады по заранее наборником 7 адресу производится с помощью блока 3. Поиск неисправности производится з режиме автономной работы, каждого устройства процессора или в режиме совместной работы всех устройств процессора с подключенны ш имзттаторами 15 и 19. Данные режима задаются блоком 41. Поиск неисправности начинается с определекия устройств процессора, в которых произошел сбой, путем останова работы процессора в момент возникновения сбоя. Данный режим устанавливается блоком 41. Поиск неисправности в устройствах процессора ведется одьшм из следующих путей: останова при чтении или записи управляющей или числовой информации из (в) оперативного за поминающего устройства (режим останова по чтению (записи) из (в) оперативного запоминающего устройства задается блоком 41, адрес информации задается формирователем 5; инфор мация и ее адрес после останова индицируется на индикаторах 17 и 18) циклической обработ кой одной и той же )шрагляющей или числовой информации, которая задается набор1шком 6 (чтение информации из стенда от набор ника 6 устройствами процессора организуется блоком 41 через коммутатор 14 и шину данных) ; oпpeдeлe шя подпрограммы, в которой произошел сбой (постоянное обращение к данной подпрограмме производится с помощью блока 3 и наборника 7; останов по сбою, по командам или при обращении к оперативному запоминающему устройству, адрес ячейки кото рого задается формирователем 5, в данной под программе осуществляется блоком 41); циклического выполнения одной и той же команд которая задается наборником 6 (установка режима чтения команд из оперативного запоминающего устройства, ячейку которого имитиру ет стенд, производится блоком 41, имитация ячейки оперативного запоминающего устройств стендом осуществляется путем выдачи в шину данных команды через коммутатор 10 от наборника 6); контроля за состоянием операционных регистров вычислительного устройства процессора с помощью блоков 4 и 8 (содержимое onepaimoHHoro регистра отображается ин-. дикатором 17); проверки ячейки оперативного запоминающего устройства с любым адресом при чтении (записи) байта (слова) в однократном режиме с остановом или динамическом режиме, которая осуществляется с помощью блоков 25, 6 и 41 (содержимое ячейки оперативного запоминаю1цего устройства и ее адрес, отображаются лндикаторами 17 и 18). Все указанные выше операции по поиску не-. исправностей могут вестись в пошаговом режиме, задаваемом блоком формирования рабочих частот. Введение в предлагаемое стройство имита-. тора каналов связи, включающего формирователи тактовых частот, коммутатор выбора скорости канала, коммутатора включения канала, входной и выходной преобразователи, коммутатор выбора канала управления шлейфом ri индикатор состояния канала, имитатора каналов вычислительного комплекса, включающего наборники кода команды, байта дашгых и длины данных, регистр адреса внешнего устройства, блоки формирования команды канала, байта данных, сигналов интерфейса и местного управления, входной и выходной коммутаторы сигналов интерфейса, счетчики длины данных, блок сравне1шя и индикатор, причем в имитаторе каналов связи формирователь тактовых частот входами соединен с выходами блока останова и блока формирования рабошх частот, а выходами - с входами коммутатора выбора скорости работы канала, выходы которого через коммутатор включения канала соединены с входами выходного преобразователя, выход коммутатора выбора канала через входной преобразователь соединен с входом индикатора состояния канала, а его выход соединен с кнопкой управления шлейфом, в имитаторе каналов вычислительного комплекса наборники кода кома1зды, байта данных и длины данных соединены соответственно с блоком формнроваюм кома1ады канала, блоком формирования байта данных и счетчиком дли1Ш1 данных, входной преобразователь выходом соединен с входами коммутаторов сигналов абонента имитатора и блока вызова, коммутатор сигналов абонента выходом соединен с входами регистра адреса внешнего устройства, блоков формирования команды канала, байта данных, сигналов интерфейса и блоков сравнения, блок местного управления входом соединен с выходами блоков останова и формироваши рабочих частот, а выходом - с входами коммутатора сигналов абонента, блоков форлшрования команд канала, байта данных и сигналов интерфейса и счетчи

ка длины данных, коммутатор сигналов интерфейса входами соединен с выходами регистра внешнего устройства, блоков формирования команд канала, байта данных к сигналов интерфейса, а выходом - с выходным преобразователем, блок формирования байта данных выходом соединен с входом блока сравенния, выход которого соединен с индикатором результата, приводит к новышению операт1гвности контроля и управления процессором при автономной проверке процессора при развертывании его на объектах АСУ при поиске неисправностей, позволяет обнаружить до 90% неисправностей процессора с помощью стенда, без привлечения оборудования каналов связи и вычислительного комплекса с необходимым набором . спещальных контрольно-проверочных тестов.

Наличие в составе стенда блока орга1шзации режимов индикации, блока сравнения.адресов, входом соеди}(енного с выходом блока организавди режимов индикации, с наборником адреса данных, с выходом блока формирования рабочих частот, а выходом соединенного с, входом бяока останова и регистром вызванных данных, входом соединенного с выходом коммутатора адреса и адресной цшной процессора, соединения выхода коммутатора данных с входом регистра вызванных данных и шиной данных процессора - все это позволяет индицировать информацию в момент обраще1шя процессора к данной ячейке памяти, адрес которой установлен наборником адреса данных, с сохранением содержимого регистра вызванных да1шых до следующего обращения к этой же ячейке как с остановом процессора после вызова, так и без него - в режиме оперативного контроля. Тем самым исключается специальная команда из математического обеспечения процессо й, повышается его производительность исключается задержка по вызову данных в стенд и не нарушается работа процессора.

Формула изобретения

Стенд для контроля и управле1шя процессором, содержащий блок сопряжения с процессором, .блок задания режима, формирователь ра бочих частот, блок останова и блок вызова, который содержит коммутатор команд, регистр вызванных дашл1Х, индикатор данных и индикатор адреса, при этом входы коммутатора команд являются первым и вторым входами блока, первый вход регистра вызвашгых даиlaix является третьим входом блока, второй и третий входы регистра вызванных данных являются соответственно четвертым и пятым входами блока, выход регистра вызванных данных соединен со входом индикатора данных и выходом коммутатора команд, вход индик . тора адреса является шестым входом блока, первый вход блока задания режима подключен к первому входу блока останова, второй вход которого подключен к выходу блока вызова, первый вход которого соединен со вторым выходом блока зада1тя режима, третий выход которого подключен к первому входу формирователя рабочих частот, второй вход которого подктпочен к выходу блока останова, третий

Q вход которого объединен с выходом формирователя рабочих частот и соединен с первым входом блока сопряжения с процессором, второй и третий входы которого подключены соответственно к четвертому и пятому выходам блока задания режима, шестой выход которого подключен к третьему входу блока вызова, четвертый и пятый вход11 которого подключены соответственно к первому выходу и четвертому входу блока сопряжения с процессором, второй выход которого объединен с шестым входом блока вызова и является адресным входом-выходом стенда, третий выход блока сопряжения с процессором является первым выходом стенда, четвертый выход блока сопряжения с процессором является управляющим выходом стенда, второй вход блока вызова является вторым входом стенда, отлич. ающийся тем, что, с целью повыще1шя быстродействия и достоверности контроля, стенд содержит блок вызова, имитатор канала связи и имитатор канала вычислительногокомплекса, при зтом блок вызова содержит блок сравнения адреса и коммутатор сигналов абонента, выход которого соединен со входом индикатора данных, вход индикатора адреса объединен с первым входом

блока сравнения адреса, второй вход которого является седьмым входом блока вызова, пер- , вый вход коммутатора сигналов абонента является восьмым входом блока вызова, третий вход блока сравнения адреса объединен с пер0 вым входом регистра вызванных данных, четвертый вход которого соединен с выходом блока сравнения адреса, четвертый вход которого соединен с третьим входом регистра вызванных данных и вторым входом коммутатора

5 сигналов абонента, второй выход блока сравнения адреса является вь1ходом блока вызова, первый и пятый входы которого объеданены,, имитатор каналов связи содержит коммутатор выбора программ, блоки согласования,

0 индикатор, коммутатор выбора канала, коммутатор скорости работы, формирователь тактовых частот, при этом группа входов-выходов коммутатора выбора программы является первой группой входов-выходов имитатора, выход

5 коммутатора выбора программы через первый блок согласования соединен со входом блока индикации, группа выходов второго блока согласования является второй группой выходов имитатора, входы формирователя тактовых час13тот являются входами имитатора, группа выходов формирователя тактовых частот через коммутатор скорости работы и коммутатор выбора канала подключена к группе входов второго блока согласования, имитатор канала вычислительного комплекса содержит блоки согласования, коммутатор сигналов интерфейса, регистр адреса внешнего устройства, формирователь импульсов, блок задания команд, блок задания байта данных, блок задания сигналов интерфейса, индикатор, блок сравнения, счетчик длины данных и наборное поле, при этом вход первого блока согласования являет ся входом имитатора, выход первого блока со гласования является первым выходом имитато ра и соединен со входом коммутатора сигнало интерфейса, выход которого соединен с первыми входами регистра адреса внеипшх устройств , блока задания команд, блока задания байта дагшых, блока задания сигналов интерфейса и блока сравнения, второй входкоторого подключен ко вторым входам блока задания сигналов интерфейса, блока задания бай та данных, блока задания команд и коммутатора сигналов интерфейса, к выходу формиро вателя импульсов, и ко входам выходного коммутатора и счетчика длины данных, второй вход которого и третьи входы блока задания команд и блока задания байта данных соединены с грутшой выходов наборного поля третий вход блока сравнения и выходы блока задания сигналов интерфейса, блока задания байта данных, блока задания команд и регист ра адреса внешнего устройства подключены к соответствующим входам выходного коммутатора, выход которого подключен ко входу второго блока согласования, выход которого является вторым вькодом имитатора, BTOpoi и третий входы которого являются входами формирователя импульсов, седьмой вход блока вызова соединен с шестым выходом блока сопряжения с процессором, восьмой вход блока вызова соединен с первым выходом имитатора канала вычислительного комплекса, второй вход которого объединен с соответствующим входом имитатора каналов связи и подключен к выходу блока останова, третий вход которого объединен с соответствующим входом имитатора каналов связи и соединен с третьим входом имитатора канала вычислительного комплекса, первая грртпа входов-выхбдов имитатора каналов связи является третьим входом-выходом стенда, вторая выходов имитатора каналов связи является группой выходов стенда, первый вход имитатора канала вычислительного комплекса является третьим входом стенда, четвертьп выход которого является вторым выходом имитатора каналавычислительного комплекса. Источники информации, принятые во BHHMaime при экспертизе 1.Авторское свидетельство СССР № 546888, кл. G 06 F 11/00, 1976. 2.Техническое описага1е ТЮЗ, 624, 259, ТО, 1979 (прототип).