Устройство для контроля канала ввода-вы-ВОдА ВычиСлиТЕльНОй МАшиНы Советский патент 1981 года по МПК G06F3/04 G06F11/22 

1

Изобретение относится к вычислительной технике и может быть исполь зовано для контроля каналов машин Единой системы.

Известно устройство для контроля канала ввода-вывода вычислительной машины, содержащее элементы ИЛИ, И, пинии задержки, триггер и счетчик, входы первого элемента ИЛИ соединен с шинами входных воздействий и с шинами ответных реакций, выход .- с входами второго и третьего элементо ИЛИ, вторые входы которых соединены с шиной Конец работы , и с входом элемента задержки, выход которого подключен к первому входу четвертого элемента ИЛИ, второй вход которого соединен с шиной Начало работы , входы триггера соединены с выходами третьего и четвертого элементов ИЛИ, а- выход подключен к первому входу влемента И, второй вход которого подключен к шине тактовых импульсов, первый и второй входы счетчика подключены соответственно к выходам второго элемента ИЛИ и элемента И, а выход является выходом устройства 1.

Известное устройство имеет низкую достоверность контроля, так как оно

лишь пассивно контролирует обмен . управляющими символами между устройством обработки данны:х и абонентом, не контролирует передачу информации, не отличает контролируемые символы друг от друга и не может определить, в каком месте временной диагра1Ф1ы произошел отказ.

Наиболее близким по технической

0 сущности к предлагаемому является устройство для контроля канала вводавывода вычислительной машины, содержащее регистр .команды, вход которого является информационным входом

5 устройства и соединен со входом данных регистра нечетного байта и со 5ХОДОМ начального значения регистразталона нечетного байта, выход данных которого подключен к первому

0 входу первого элемента сравнения и к первому входу первого элемента ИЛИ, второй вход которого соединение выходом данных регистра нечетного байта и вторым входом первого эле5мента сравнения, регистр байта, вход данных которого является входом данных устройства и подключен ко входу начального значения , регистра эталона четного байта, вы0сод данных которого соединен с первым входом второго элемента ИЛИ и с первым входом второго элемента срав,нения, второй вход которого подключен к выходу данных регистра четного байта и ко второму входу второго элемента ИЛИ, блок памяти и регистр обмена, выход которого явля.ется управляющим выходом устройства (2 . Недостатками известного устройства являются пониженное быстродействие и ограниченная полнота контро ля, которые вызваны ручным управлением и отсутствием адаптивности у программы контроля. Цель изобретения - повышение быстродействия устройства и увеличе ние полноты контроля. Указанная цель достигается тем, что в него введены регистр адреса перехода, регистр типа перехода, регистр признака перехода, регистр константы, регистр управления, регистр фиксации события, регистр байта состояния абонента, регистр признака объекта контроля, формирователь адресов микрокоманд, коммута тор, третий и четвертый элементы сравнения, управляющий вход четвертого элемента сравнения является Управляющим входом устройства и сое динен с управляющим входом формирователя адресов микрокоманд, вход блокировки - с выходом блокировки формирователя адресов микрокоманд и со входом блокировки коммутатора, вход признака - с выходом регистра признака перехода и входом-признака коммутатора, выход - с вхоДом условий интерфейса формирователя адресов микрокоманд, а выход перехода с выходом регистра типа перехода, входом перехода формирователя адресов микрокоманд и со входом переход коммутатора, вход нечетного байта которого подключен к выходу первого элемента; сравнения, вход четного Райта - к выходу второго элемента сравнения, вход команды канала - к выходу регистра команды, вход признака объекта контроля - к выходу регистра признака объекта контроля, к первому входу третьего элемента сравнения и к третьему входу первог элемента ИЛИ, вход байта состояния к выходу регистра байта сортояния абонента и к четвертому входу перво го элемента ИЛИ, первый, второй, третий и четвертый входы переполнения подключены соответственно к выходам переполнения регистров четного и нечетного байта и регистров эталонов четного и нечетного байтов вход фиксированного адреса - к выхо третьего элемента сравнения, второй вход которого подключен к входу регистра признака объекта контроля и к информационному входу устройств выход коммутатора подключен к входу знутренних условий формирователя адресов микрокоманд, вход исходного адреса которого подключен к входу исходного адреса устройства, вход ополнительных условий соединен с выходом регистра фиксации события, вход адреса перехода - с выходом регистра адреса перехода, а выход адреса - с выходом контрольной информации устройства и с входом адреса блока памяти, информационный выход которого подключен к вхоам регистра адреса перехода, регистра типа перехода , регистра признака перехода, регистра константы и регистра управления, выход которого соединен с управляющими входами регистра признака объекта контроля, регистра команды, регистров этанолов четного и нечетного байтов, регистров четногр и нечетного байта , первого и второго элементов ИЛИ, регистра обмена, регистра фиксации события и регистра байта состояния абонента, информационный вход которого подключен к выходу регистра константы, к информационному входу . регистра фиксации события, к входам константы регистров задания эталонов четного и нечетного байтов, регистров четного и нечетного байта и к информационному входу регистра обмена. Кроме того, формирователь адресов микрокоманд содержит регистр адреса микрокоманды, коммутатор адреса, узел управления коммутатором, шифратор адресов и узел приоритета, вход старшего приоритета которого подключен к входу исходного адреса формирователя,вход сброса подключен к выходу сброса узла управления коммутатором и к входу сброса коммута-i тора адреса,управляющий вход - к управляющему входу коммутатора адреса, к управляющему входу узла управления коммутатором,к управляющему входу шифратора адресов и к управляющему входу формирователя,вход дополнительных условий подключен к входу дополнительных условий формирователя, выход блокировки подключен к входу.блокировки коммутатора адреса, к выходу |блЬкировки формирователя и к входу блокировки узла управления коммутатором,вход условий интерфейса,вход внутренних условий ,вход перехода и вход исходного адреса которого подключены соответственно к входу условий интерфейса, к входу внутренних условий, к входу п ерехода и к входу исходного адреса формирователя, выход управления записью адреса подключен к входу управления записью адреса коммутатора адреса, вход адреса перехода которого подключен к входу адреса перехода формирователя, вход фиксированного адреса - к выходу фиксированного адреса ишфратора адресов, а выход - к информационному входу регистра адреса микрокоманды, вход управления которого подключен к соответствующему выходу узла управления коммутатором, а. выход - к выходу адреса формирова1;еля. А также тем, что узел приоритета содержит первый, второй и третий элементы НЕ, первый второй и третий элементы ИЛИ и элементы И по числу управляющих входов узла, первые вхо которых подключены к соответствующи управляющим входам узла, вторые вхо ды - к соотве ствующим входам допол нительных условий узла, а выходы к входам первого элемента ИЛИ, выхо дом подсоединенного к первому входу второго элемента ИЛИ, второй вход которого подключен к выходу третьег элемента ИЛИ и через первый элемент НЕ- к соответствующему выходу блокировки узла, а выход через второй элемент НЕ - к соответствующему выходу блокировки узла, первый вход третьего элемента ИЛИ подключен к входу общего сброса узла, второй вход - к входу старшего приоритета узла и через третий элемент НЕ - к соответствующему выходу блокировки узла. На фиг. 1 изображена схема предлагаемого устройства; на фиг. 2 формирователь адресов микрокоманд; на фиг. 3 - узел приоритета. Устройство содержит регистр 1 команды, информационный вход 2 устройства, регистр 3 нечетного байта регистр 4 эталона нечетного байта, первый элемент 5 сравнения, первый элемент ИЛИ б, регистр 7 четного байта, вход 8 данных устройства; регистр 9 эталона четного байта, второй элемент ИЛИ 10, второй элеме 11 сравнения, блок 12 памяти, регис 13 обмена, управляющий выход 14 устройства, регистр 15 адреса переход регистр 16 типа перехода, регистр 17 признака перехода, регистр 18 константы, регистр 19 управления, регистр 20 фиксации события, регист 21байта Состояния .абонента, регист 22признака объекта контроля, форми рователь 23 адресов микрокоманд, коммутатор 24, третий элемент 25 сравнения, четвертый элемент 26 сра нения, управляющий вход 27 устройства, выход 28 нечетного байта, выход 29 четного байта, вход 30 исходного адреса, выход 31 контрольной информации, регистр 32 адреса микрокоманды, коммутатор 33 адреса, узел 34 управления коммутатором, шифратор 35 адресов, узел 36 приоритета, первый 37,второй 38 и третий 39 элементы НЕ, первый 40, второй 41 и третий 42 элементы ИЛИ, элементы И 43 (по числу управляющих входов узла). Устройство контроля может быть подключено к каналу ввода-вывода вне рабочего цикла вычислительной машины, например, при наладке или регламентной проверке, и непосредственно в рабочем цикле ЭВМ с пульта оператора или автоматически по запросу операционной системы в тестовом режиме. В рабочем цикле устройство контроля может быть под слючено как, после принудительного логического отключения всех абонентов, так и в качестве одного из абонентов, имеющего наиболее высокий приоритет. К началу работы устройства его память содержит микропрограмму, адекватную алгоритму .контроля. Работа устройства может производиться как по инициативе канала, так и по зап- . росу самого устройства контроля путем введения последовательности Начальная выборка или последовательности Выборка,вводимая УВУ ::оответственно. Устройство работает следующим образом. На вход 30 подается исходный адрес соответствующей микропрограммы контроля. Канал ввода-вывода, запускается по тест-программе на вьшолнение определенной операции ввода-вывода, в результате чего на входе 27 должен появиться одиниз ожидаемых устройством управлякяцих сигналов. Появление ожидаемого управляющего сигнала фиксируется элементом 26. Опознание устройством, входного управляющего сигнгша, появляющегося на входе 27, производится путем сравнения позиционного кода этого сигнала с поставленным ему в соответствии двоичным кодом, поступающим в элемент 26 с выхода регистра 17. Если заданное условие перехода выполняется, то с выхода элемента 26 на вход условий интерфейса формирователя 23 поступает сигнал выполнения условия. Формирователь 23 функционирует следующим образом. В случае наличия на входе перехода узла 34 кода перехода, соответствующего безусловному переходу или первому условному переходу по состоянию интерфейса или условному переходу по внутреннему состоянию, и наличия на входе условий интерфейса или входе внутренних условий соответствующего сигнала выполнения условия в случае двух последних переходов, узел 34 через выход управления записью адреса выдает на соответствующий вход коммутатора 33 управляющий код, который обеспечивает передачу через коммутатор 33 в двухбайтовый регистр 32 по его информационному входу двухбайтового кода из полей среднего и младшего байтов трехбайтового регистра 15. При подаче на вход перехода узла 34 кола перехода, соответствующего второму условному переходу, или кода, соответствующего одновременно первому и второму усло ным переходам по состоянию интерфей са, и поступлении на вход условий интерфейса узла 34 сигнала выполнения второго условия, в первом случа или сигнала выполнения или только первого или только второго или первого и второго условий интерфейс вместе, во втором случае, узел 34 выдает через свой выход управления записью-адреса код, который управля ет передачей через коммутатор 33 и далее по информационному входу регистра 32 в его поле младшего байта или содержимое поля младшего байта регистра 15, в пбрвом случае, или содержимое поля младшего байта или содержимое поля среднего байта или содержимое поля старшего байта регистра 15, во втором случае;. При, наличии на входе перехода кода одного из двух переходов по состоянию интерфейса адрес на выходе адреса формирователя 23 не изменяется до тех пор, пока не появится сигнал Выполнения хотя бы одного из услови Интерфейса. В случае нулевого кода На входе перехода формирователя 23 следовательно, на входе перехода узла 34 на его выходе управления Инкрементированием появится сигнал разрешающий подачу синхроимпульсов на счетный вход регистра 32. Вследствие этого значение адреса на выходе адреса формирователя 23 будет получать единичные приращения до тех пор, пока на его входе перехода не появится ненулевой код перехода СигнсШ, разрешаю1ций увеличение значения адреса, содержащегося в регистре 32,на единицу,будет с у ла 34 также в случае невыполнения ус ловия при условном переходе по внут реннену состоянию. В некоторых, нерегулярно возникаюорсх ситуациях при наличии ненулевого кода на входе дополнительных условий, например, при выполнении последовадгельности выборка занятого УВУ, в формиро вателе 23 с помощью узла 36 и шифрат ра 35 производится приорите ное форм рование и вьшача фиксированного адреса для перехода на подпрограмму выполнения действий, определяе 1ых возникшей ситуацией. Появление на управляющем входе сигнала Общий сброс , в соответствие которому поставлен Солее высокий приоритет, вызывает фО1М4ирование и выдачу чере выход адреса фиксированного, нулевого адреса, являющегося начальным адресом подпрограммы общего сброса Наиболее высоким приоритетом об.ладает функция формирователя 23 по ретрансляции исходного адреса, пос пающего извне, например, от оператора или от операционной системы, а выход адреса формирователя 23. ыполнение каждой из приоритетных ункций по.формированию адреса ледующей микрокоманды сопровождатся блокировкой сигналов запроса на формирование адреса, имеющих более низкий приоритет, как внутри формирователя 23, так и вне его в пределах устройства путем выдачи узлом 36 приоритета сигналов блокировки по соответствующим шинам своего выхода блокировки в коммуатор 33, узел 34, а также через выход блокировки формирователя 23 в коммутатор 24 и злемент 26. Узел 36 приоритета функционирует следующим образом. Есгч требуется записать в регистр 32 формирователя 23 извне адрес, с которого надо начать конкретную проверку, то поступающий с соответствующей шины входа 30 формирователя 23 на вход старшего приоритета узла 36 стробирующий сигнал сопровождающий исходный адрес и помимо этого вместе с исходньом адресом поступающий в узел 34, пройдя через элементы НЕ 39, 37 и 38 узла 36 обеспечивает появление на второй, третьей и первой шинах соответственно его выхода блокировки сигнала блокировки, имеющего нулевой логический уровень. Этот сигнал, распространяясь далее, со второй и третьей шин выхода блокировки узла 36 поступает в коммутатор 33 и запрещает запись в регистр 32 фиксированного начального адреса подпрограммы общего сброса, и фиксированных начальных адресов подпрограмм обработки некоторых нерегулярно возникающих ситуаций соответственно. Сигнал блокировки, появляющийся одновременно на первой шине выхода блокировки узла 36, поступая в узел 34 через его вход блокировки, запрещает формирование сигнала управления записью адреса из коммутатора 33 в регистр 32 при безусловном переходе, а также запрещает формирование сигнала управления Инкрементированием в узле 34. Помимо этого, сигнал блокировки с первой шины выхода блокировки узла 36 через выход блокировки формирователя 23 поступает в коммутатор 24 и в элемент 26, запрещая формирование сигнала выполнения внутренних условий и сигнала выполнения условий интерфейса соответственно. Если по входу старшего приоритета запрос на обработку отсутствует, то в этих условиях самый.старший приоритет автоматически присваивается входу общего сброса узла 36 при подаче на него единичногосигнала, т.е. сигнала запроса на выполнение общего сброса. Этот сигнал запроса проходит через элементы НЕ 37 и 38 и S виде сигнала блокировки появляетс на третьей и первой шинахвыхода бл кировки узла 36, оказывая запрещающее воздействие описанным выше об)азом на формирование адресов микро Команд более низких приоритетных Уровней и тем самым запрещая их функц онирование .При отсутствии сигнгтов запроса на обработку по входам стар шего приоритета и общего сброса самый старший приоритет оказывается за паро шин, относящихся к управляющему вхо ду и входу дополнительных условий узла 36, конъюнктивно обеспечивающих единичный управляющий сигнал. После того, как в результате выполнения заданного условного перехода по состоянию интерфейса формирователь 23 сформирует адрес след ющей микрокоманды из информации регистра 15 вышеупомянутым способом этот адрес с выхода адреса формирователя 23 поступает на вход блока 12 Очередная микрокоманда с выхода блока 12 поступает на регистры 15-19. По данной микрокоманде организуется выполнение действий устройства, адекватных поступившему входному си налу и запланированной на него реак ции устройства. При выполнении последовательности Начальная выборка это может быть, например, ожидание прихода очередного управляющего сиг нала от канала. При этом устройство может проконтролировать соблюдение каналом ввода-вывода временных задержек между управляющими сигналами канала. Если канал правильно продолжает начатую последовательность, то при поступлении очередных управл ющих сигналов формирователь 23 формирует адрес очередной микрокоманды которая поступает на регистры 15-19 По управляющему сигналу с выхода регистра 19 с входа 2 устройства на регистр 22 принимается адрес устройства ввода-вывода. С выхода регистра 22 информация поступает на вход коммутатора 24. По сигналу с выхода коммутатора 24 формирователь 23 формирует начальный адрес микропро - раммы, соответствующей конфигурации определенного устройства ввода-вывода и предназначенной для его имитации. Например, может быть установлен режим двухбайтовой или однобайтовой передачи данных или задана последовательность Выборка отключенного УВУ. Если затем устройство контроля должно вЕддать ответный адрес, то по сигналам управления с выхода регистра 19 в регистр 3 помещается код с выхода регистра 18, либо со входа 2 устройстйа, если тре буется выдать адрес неравный адресу, выданному каналом, или равный ему соответственно. Для вьшачи необходимого ответного управляющего сигнапа код с выхода регистра 18 записывается в регистр 13 и с выхода этого регистра через управляющий выход 14 устройства соответствующий сигнал подается в канал ввода-вывода. Аналогично адресу устройства ввода-вывода код операции ввода-вывода,выдаваемый каналом на вход 2 устройства,принимается в регистр 1.С выхода регистра 1 код команды поступает на вход коммутатора 24 и используется для задания варианта работы устройства путем организации перехода устройства к соответствующей микропрограмме.Можно задать, например, тип эталона при операции Вывод или закон изменения последовательного ряда чисел массива информации, выдаваемой в канал при операции Ввод, тип окончания операции ввода-вывода и т.п. При выполнении последовательности вывода данных код принимаемых данных с входа 2 и входа 8 при двухбайтном режиме передачи принимается в регистр 3 и регистр 7 при поступлении по входу 27 соответствующего управляквдего сигнала. Принятые данные сравниваются . с помощью элементов 5 и 11 с эталонами, формируемыми в регистрах 4 и 9. Сигналы несравнения, поступающие с выходов элементов 5 и 11 в коммутатор 24, используются для организации перехЬда на микропрограмму формирования байта состояния с признаком ошибки в.регистре 21 и вьщачу его на выход 28 к далее в канал. При выполнении последовательности ввода данных эталонные коды данных с выхода регистров 4 и 9 через элементы 6 и 10 поступают на выходы 28, 29 и далее в канал. Необходимые сигналы, сопровождающие обмен данными, формируются в регистре 13 за счет засьшки в него кода с выхода регистра 18. Тип эталона данных может задаваться- кодом в регистре 1, позволяя иметь достаточно широкий набор эталонных данных. Например, можно вводить в канал данные с неверной четностью. При обнаружении таких ошибок в работе канала, о которых может быть сообщено каналу формированием байта состояния имитируемого абонента, устройство контроля формирует такой байт состояния и вьздает его в канал. В случае, если какаялибо из последовательностей взаимодействия между каналом и устройством контроля не может быть продолжена каналом, с выхода 31 устройства считывается код ошибки, характеризующий причину сбоя или отказа. Таким образом, повышение быстроействия и увеличение полноты контроля достигается за счет ис гользования существенных отличительных ризнаков изобретения, обеспечивгио- йх сокращение бремени проверки за чет автоматизации операций, а

увеличение полноты контроля - за счет улучшения диагности еских свойств адаптивной программы испытаний по сравнению с жесткой программой известного устройства.

Формула изобретения

1. Устройство для контроля канала ввода-вывода вычислительной машины, содержащее регисФр команды, вход которого является информационным входом устройства и соединен со входом данных регистра нечетного байта и со входом начального значе1 ия регистра этешона нечетного байта, выход данных которого подключен к первому входу первого элемента сравнения и к первому входу первого элемента ИЛИ второй вход которого соединен с выходом данных регистра нечетного байта и вторьо4 входом первого элемента сравнения, регистр четного байта, , вход данных которого является входом данных устройства и подключен к вход начсшьного значения регистра эталона четного байта, выход данных которого соединен с первым.входом второго элемента сравнения, второй вход которог подключен к выходу данных регистра четного байта и ко второму входу второго элемента ИЛИ, блок памяти и регистр обмена, выход которого является управляющим выходом устройства, отличающееся тем, что, с целью повышения быстродействи устройства и увеличения полноты контроля, в него введены регистр-адреса перехода, регистр типа nepexo lja регистр признака перехода, регистр константы, регистр управления, регистр фиксации события, регистр байта состояния абонента, регистр призт нака объекта контроля, формирователь адресов микрокоманд, коммутатор, третий и четвертый элементы сравнения, управляющий вход четвертого элемента сравнения является управляющим входом устройства и соединен с управляющим входом формирователя адресов микрокоманд, вход блокировки - с выходом блокировки формирователя адресов микрокоманд и. со входом блокировки коммутатора, вход признака - с выходом регистрапризнака перехода и входом признака коммутатора, выход - с входом условий интерфейса формирователя адресов микрокоманд, а вход перехода - с выходом регистра типа перехода, входом перехода формирователя адресов микрокоманд и со входом перехода коммутаторй, ВХОДнечетного байта которого Подключен к выходу первого элемента сравнения, вход четного байтак выходу второго элемента сравнения, вход команды канала - к выходу регистра команды, вход признака объек

та контроля - к выходу регистра признака объекта контроля, к первому входу третьего элемента сравнения и

к третьему входу первого элемента. ИЛИ, .вход байта состояния - к выходу ре-гистра байта состояния абонента и к четвертому входу первого элемента ИЛИ, первый, второй, третий и четвертый входы переполнения подключены соответственно к выходам переполнения

регистров четного и нечетного байта

и регистров эталонов четного и нечетного байтов, вход фиксированного адреса - к выходу третьего элемента сравнения, второй вход которого подключен к входу регистра признака

5 объекта контроля и к информационному входу устройства, выход коммутатора подключен к входу внутренних условий формирователя адресов микрокоманд, вход исходного адреса которого подключен к входу исходного гшреса устройства, вход дополнительных условий соединен с выходом регистра фиксации события, вход адреса переходас выходом регистра адреса перехода, а

5 выход адреса - с выходом контрольной информации устройства и с входом адреса блока памяти, информационный выход которого подключен к входам регистра адреса перехода, регистра

QТипа перехода,регистра признака

перехода, регистра константы и регистра управления, выход которого соединен с управляющими входами регистра признака объекта конрегистра команды, регистров

троля,

эталонов четного и нечетного байтов, регистров четного и нечетного байта, первого и второго элементов ИЛИ регистра обмена, регистра фиксации события и регистра байта состояния

0 абонента, информационный вход которого подключен k выходу регистра константы, к информационному входу регистра фиксации события, к входам константы регистров задания эталонов

5 четного и нечетного байтов, регистров четного и нечетного байта и к информационному входу регистра обмена.

2. Устройство по п. 1, о тл и чающееся тем, что формирователь адресов микрокоманд содержит регистр адреса микрокоманды, коммутатор адреса, узел управления коммутатором, шифратор адресов и узел 5 приоритета, вход старшего приоритета которого подключен к входу исходного адреса формирователя, вход сброса подключен к выходу сброса узла управления коммутатором и к входу п Сброса коммутатора адреса, управляющий вход г к управляющему входу ком. . мутатора адреса, к управляквдему входу узла управления коммутатором, к управляющему входу шифратора адресов и к управляющему входу формирователя.

вход дополнительных условий подключен к входу дополнительных условий формирователя, выход блокировки подключен к входу блокировки коммутатора адреса, к выходу блокировк формирователя и к входу блокировки узла управления коммутатором, вход условий интерфейса, вход внутренних условий, вход перехода и вход исходного адреса которого подключены соответственно к входу условий интерфейса, к входу внутренних условий, к входу перехода и к входу исходного адреса формирователя, выход управления записью адреса подключен к входу управления записью адреса коммутатора адреса, вход адреса перехода которого подключен к входу адреса перехода формирователя, вход фиксированного адреса к выходу фиксированного адреса шифратора адресов, а выход - к информационному входу регистра адреса микрокоманды, вход управления которого подключен к соответствующему выходу узла управления коммутатором, а выход - к выходу адреса формирователя.

3. Устройство по п. 1, отличающееся тем, что узел приори тета содержит первый, второй и тре)f .

гий элементы НЕ, первый второй и третий элементы ИЛИ и элементы И по числу управляющих входов узла, первые входы которых подключены к соответствующим управляюп(им входам узс ла, вторые входы - к соответствующим входам дополнительных условий узла, а выходы - к входам первого элемента ИЛИ, выходом подсоединенного к первому входу второго элемента Q ИЛИ, второй вход которого подключен к выходу третьего элемента ИЛИ и через первый элемент НЕ - к соответ:;твующему выходу блокировки узла, а выход через второй элемент НЕ - к соответст:вующему выходу блокировки

5 узла, первый вход третьего элемента ИЛИ подключен к входу общего сброса узла, второй вход - к входу старшего приоритета узла и через третий элемент НЕ - к соответствующему выходу бло0кировки узла.

Источники информации, принятые во внимание при экспертизе

1.Авторское свидетельство СССР № 566248, G 06 F 11/02, 1977.

2.Авторское свидетельство СССР № 415662, G 06 F 11/04, 1974 (прототип) .