Многоканальный статистический анализатор Советский патент 1981 года по МПК G06G7/52 

Изобретение относится к аппаратуре для статистического анализа случайных процессов, в особенности к из мерению функций плотности вероятности событий, параметры которых могут быть представлены в виде электрических импульсов соответствующих амплитуд, и может быть использовано в ядерной физике, медицине, космичесйих исследованиях, геологии и др. как для одномерного, так и многомерного анализа.. Известен многоканальный анализатор, содержащий аналого-цифровой пре образователь, регистр адреса, вход которого соединен с выходом кода преобразователя, микропрограммное управ ляющее устройство СУУ), вход запуска которого соединен с выходом коне преобразования преобразователя, вых микpoпpoгpaм 4нoгo сигнала Запись соединен с входом разблокировки преобразователя, оперативное запоминающее устройство, вход адреса которого соединен с выходом регистра адреса, вход запуска считывания соединен с выходом микропрограммного сигнала Считывание устройства управления 1 Точность многоканального анализатора характеризуется величинами ий .тегральной и дифференциальной линейности. Интегральная линейность характеризует точность расположения центров каналов по отношению к линейному закону или, иначе говоря, характеризует пропорциональность между номерами каналов и соответствующими им входными амплитудами, а дифференциальная линейность - это степень постоянства ширин каналов, измеряемая по отношению к средней ширине канала - цене деления входного аналого-цифрового преобразователя (АЦП). Как интегральная,так и дифференциальная линейности анализатора являются показателями точности блока АЦП, так как только он определяет номер каналов для классификации событий. Проявляется дифференциальная нелинейность (в отличии от интегральной) только при статистическом анализе,т.е. после накопления достаточного количества измерений. Следует подчеркнуть, что, хотя дифференциальная нелинейность по своей физической природе является погрешностью АЦП, эта погрешность выявляется только при статистической сортировке результатов измерения с помощью накопителей цифровой информации или аналогичных им приборов и систем сбора данных, в которых ос ществляется сортировка достаточно большого количества результатов измерений. И в этом смысле дифферен циальная нелинейность специфична для многоканального анализатора в ц лом. . .Таким образом, недостатком такого многоканального статистического .анализатора является дифференциальная нелинейность. Наиболее близким к предлагаемому является многоканальный статистичес кий, ансшизатор, содержащий расширитель импульсов, трехвходовую схему сравнения (СС) , первый вход которой соединен с выходом расширителя импульсов, цифроаналоговый.преобразователь (ЦАП), выход которого соединен с вторым выходом СС, устройство формирования кода, вход управления кодом которого соединен с выходом С выход кода соединен с входом ЦАП, регистр адреса (РА), вход -которого соединен с выходом устройства форми рования .кода микропрограммного управ ляющего устройства, выход запись которого соединен с входом разблокировки устройства формирования кода, оперативное запоминающее устройство (ОЗУ)Г21. Известный анализатор обеспечивает измерении амплитудных спектров с диф ференциальной нелинейностью в 1%. Однако в ряде случаев, например, при измерении спектров с относительно узкими и близко расположенными пиками, желательны леньшие дифференциальные нелинейности. Кроме того, имеющие место потери и-нформации всле ствие дырок на измерительной шкале анализатора, которые нежелательны вообще, в ряде измерений могут быть принципиально недопустимыми, наприме при измерении узколинейчатык спектров . Таким образом, основными недоста ками известного .статистического анализатора являются потери информации от прерывности измерительной шкалы и относительно большая дифференциаль ная нелинейность. Цель изобретения - повышение точности за счет устранения потерь информации от прерывистости измеритель ной шкалы и улучшение дифференциальной линейности. Поставленная цель дотигается тем что в многоканальный статистический анализатор,.содержащий первый -пиковы детектор, информационный вход котор го является входом анализатора, а вы ход соединен с первым входом схема сравнения, второй вход которой соединен с выходом цифроаналогового преобразователя, разрядные входы которого подключены к разрядным выхо дс1М блока формирования кода, управляющий вход которого соединен с выходом схемы сравнения, а выход конец преобразования подключен к входу стробирования регистра адреса не- посредственно, а через первый элемент задержки - к входу считывания оперативного запоминающего устройства, информационные вход и выход которого подключены соответственно к выходу и входу становки регистра числа, гщресный вход оперативного запоминающего устройства соединен с выходом .регистра адреса, информационный вход которого подключен к разрядным выходам блока формирования кода, введены преобразователь напряжения в код, второй пиковый детектор, второй элемент задержки и дифференциальный усилитель, вход которого соединен с выходом цифроаналогового преобразователя, а выход подключен к информационному входу второго пикового детектора, выход которого соединен с информационным входом преобразователя напряжения в код, информационный выход которого подключен к информационному входу регистра числа, а выход конец преобразования подключен к входу сложения регистра числа непосредственно,а через вторбй элемент задержки - к входу запи- си оперативного запоминающего устройства, к входу сброса первого пикового детектора и к входу блокировки блока формирования кода, при этом вход сброса второго пикового детектора и вход блокировки преобразователя напрях ения в код объединены и подключены к выходу конец преобразователя, блока формирования кода. На чертеже приведена блок-схема предлагаемого многоканального статистического анализатора. Анализатор содержит оперативное запоминающее устройство (ОЗУ) 1, регистр 2 адреса, регистр 3 числа, пиковый детектор 4, схему 5 сравнения, цифроаналоговый преобразователь 6, блок 7 формирования кода, дифференциальный усилитель В, второй, пиковый детектор 9, преобразователь 10напряжения в код, первый элемент 11задержки, второй элемент 12 задержки, выход 13 конец преобразования, вход 14 блокировки. Анализатор работает следующим образом. Входной импульс, поступгшядий на вход анализатора, фиксируется по его максимуму детектором 4 входных импульсов. Зафиксированное напряжение амплитуды импульса поступает на первый вход схемы 5 сравнения, на второй вход которой воздействует выходное напряжение преобразователя 6 .Выходной сигнал схемы 5 сравнения, представляющий собой логический сигнал знака разности уровней напряжения, оздействующих на нее первый и второй

входы,поступает на вход управления кодом блока 7.Блок 7 формирования кода подбирает код, аналог которого - выход цифроаналогового преобразователя б,- с точностью до ширины канала и равен измеряемому напряжению. Об окончании процесса измерения блок 7 сигнализирует выдачей (выход 13) сигнала конец преобразования, под воздействием которого на вход стробирования регистра 2 адреса записывается код номера канала, поступающий в это время с выхода блока 7 на вход регистра 2. Сигнал конец преобразования поступает также на вход сброса второго пикового детектора 9 импульсов и на вход блокировки преобразователя 10, приводя их в состояние готовности для фиксации и измерения амплитуды внутреннего импульса схемы. Кроме того, тот же сигнал конец преобразования с выхода 13 блока 7 подается на первый элемент 11 задержки, и с его выхода поступает на вход запуска считывания оперативного запоминающего устройства 1, вызывая считывание из ОЗУ 1 в регистр 3, имеющегося в адрасе (канале) , код которого был занесен перед этим в регистр 2 адреса. Дальнейшие операции, связанные с учетом входного события, в предлагаемом анализаторе,составляют принципиальное отличие.

Через промежуток времени, достаточный для переписывания номера канала из блока 7 в регистр 2 адреса и приведения в состояние готовности второго пикового детектора 9 и преобразователя 10, блок 7 увеличивает код на своем выходе на единицу. В соответствии с этим напряжение на выходе преобразователя 6 изменяется на ширину канала, в который попала измеренная амплитуда. Это скачкообразное (ступенчатое) изменение напряжения на выходе цифроаналогового преобразователя б поступает на йход дифференцирующего усилителя 8, на выходе которого возникает импульс амплитуда которого пропорциональна скачку на выходе преобразователя 6, т.е. ширине канала. Этот импульс фиксируется по амплитуде вторым детектором 9, с выхода которого напряжение поступает на вход преобразователя 10 напряжения в код (обратно-; пропорциональный код). По готовности этого кода на выходе конец преобразования преобразователя 10 возникае сигнал конец преобразования, поступающий на вход стробирования сложения регистра 3числа, В результате к содержимому регистра 3 добавляется код, обратно-пропорционсшьный ширине канала, к которому относится учитываемое событие. Далее через время задержки, определяемое вторым элементом 12 задержки, увеличенное содержимое регистра 3 возвращается в ОЗУ 1 под воздействием

.выхода элемента 12 на вход запуска записи ОЗУ 1, и тем же задержанным импульсом сбрасываются (разблокируются) пиковый детектор 4 и блок 7 формирования кода. После этого диализатор готов к обработке следующего импульса. Увеличение точностк за счет устранения потерь событий и уменьшения дифференциальной нелинейности в предлагаемом анализаторе достигается за счет того, что в нем учитываются все события, коды которых определены (т.е. устраняются пЬтери), кроме того, события регистрируются не

5 в виде добавляемых в каналы единичек а в качестве дробных чисел, учитывающих относительную вероятность попадания события в данный канал. Действительно, чем канал шире, тем чаще

0 попадают в него события, однако, посКОЛЬКУ каждое из них представляется величиной, обратно пропорциональной ширине канала, то влияние неравномерности ширин каналов на вид спектра устраняется, - спектр становится

5 дифференциальна линейным.

Формула изобретения

0

Многоканальный статистический анализатор, содержащий первый пиковый детектор, информационный вход которого является входом анализа5тора, а выход соединен с первым входом схемы сравнения, второй вход которой соединен с выходом цифроаналогового преобразователя, разрядные входы которого подключены к разряд-,

0 ным выходам блока формирования кода, управляющий вход которого соединен с выходом схемы сравнения, а выход конец преобразования подключен к входу стробирования регистра гщреса непосредственно, а через первый

5 элемент задержки - к входу считывания оперативного запоминающего устройства, информационные вход и выход которого подключены соответственно к выходу и входу установки

0 регистра числа, адресный вход оперативного запоминающего устройства соединен с выходом регистра адреса, информационный вход которого подключен к разрядным выходам блока формиро5вания кода, отличающийся тем, что, с целью .повыиения точности , содержит преобразователь напряжения в код, второй пиковый детектор, второй элемент задержки и дифференциальный усилитель, вход кото0рого соединен с выходом цифро-аналогового преобразователя напряжения в код, информационный выход которого подключен к информационному входу регистра числа, а выход конец пре5

образования подключен к входу сложения регистра числа непосредственни, а через второй элемент задержки к входу оперативного запоминающего устройства, к входу сброса первого пикового детектора и к входу блокировки блока формирования кода, при этом вход сброса второго пикового детектора и вход блокировки преобразователя напряжения в код объединены и

подключены к выходу конец преобразования блока формирования кода.

Источники информации, принятые во внимание при экспертизе

1.Царегородцев М.Н. Ядерная электроника. М., 1968, ч.2, с.132135.

2.Franz К« Schuir I., NAC-NRC Publications, 1184, Washington, 1964, 172.