Цифровой регулятор Советский патент 1981 года по МПК G05B11/26 

Изобретение огнсюится к автоматическ му регулированию и может быть испольао В61НО для (}юрмирования нелинейного закон управления в системах автоматического управления. По основному авт. св. № 732810 известен ци(|1ровой регулятор, содержащий грвобраэователь входного сигнала, вход которого соединен с выходом датчика сигнала, первый выход - с первым входом первого элемента И, а выход втсрого элемента И подключен через триггер ко входу усилителя, а также блок переклю чения управляющего сигнала, генератор, счетчик элемент фиксации переполнения счетчика, арифметический блок и формирователь сигнала перезаписи, первый вход которого соединен со вторым выходом щэеобразователя входного сигнала, с первыми входами арифметического блока и блока переключения управляющего сигнала второй вход - с третьим выходом преоб.разователя вхрдного сигнала, а выход с первым входом второго элемента И, второй вход блока переключения управляющего сигнала подключен к выходу арифметического блока, третий вход - через элемент фиксации переполнения счётчика к первому выходу счетчика, а выход ко второму входу второго элемента Иг второй вь1ход и вход счетчика соединены соответственно со втфым входом арифметического блока и с выходом первого элемента И, ко второму входу которого подключен выход генератсра tl. Однако в этом peгyлятqpe производится преобразование входного сигнала датчика системы регулирования в пропорционально-ди(|к})ерендиальный сигнал отклонения от номинала задания, который формирует выходной сигнал peгyлятqэa по релейному закону, что ограничивает использование регулятора только автоколебательными системами управления. Цель изобретения - расширение области применения регулятора. Указанная цель достигается тем, что 6 регулятор введены первый и второй регистры и блок управления регистрами, первый вход которого соединен со вторым выходом преобразователя входных сигналов, второй и третий входы - соответственно с вторым и третьим вых,одами арифметического блока, а первый и второй выходы - соответственно к входам первого и второго регистров, выходы которых подключены соответственно к трет ему и четвертому входам арифметического бпбка. На чертеже представлена функциональная схема цифрового регулятора. Регулятор содержит преобразователь 1 входных сигналов, генератор 2, первый элемент И 3, счетчик 4, элемент 5 фиксации переполнения счетчика, арифметиче ский блок 6, блок 7 переключения управляющего сигнала, формирователь 8 сигна ла перезаписи, триггер 9, усилитель 10, элемент И 11, датчик 12 сигнала, вход 13 преобразователя входных сигналов, первый 14, второй 15 и третий 16 выходы преобразователя входных сигналов, первый 17 и втсрой 18 регистры, блок 19 угфавления регистрами, второй 20 и третий 21-выходы арш} метического блока. Регулятор работает следующим образомНа первом выходе 14 преобразовател 1 входного сигнала вьщеляется сигнал разности между, длительностью сигнала задания режима регулирования и периодо датчика 12 сигнала. На втором выходе 1 преобразователя 1 формируется сигнал знака отклонения регулируемой величины от заданного значения. На третьем выходе 16 преобразователя 1 формируется сигнал такта работы цифрового регулятора, определяемый частотой входных импульсов. На втором 20 и третьем 21 выходах арифметического блока формируются сиг нал знака первой разности отклонения и тактовый сигнал передачи кода из регист ров в арифметическое устройство. Пря большом отклонении регулируемой величины от заданной (режим старта и смены уровней задашш) счетчик 4 переполняется, срабатывает элемент 5 фикса цин перепоянеНня счетчика и сигнал на выходе блока 7 переключения управляющего сигнала вырабатывается только в фувкдяи знака отклонения регулируемой велнчины от номинала {второй выход 15 преобразователя 1). П р н м е р 1. Движение системы регулврования около номинала задания да счетчик 4 не переполняется). Возны несколько типов формируемых выых функций. ) Регулятор формирует релейный выой сигнал с зоной нечувств1ггельности а) без введения производной в закон л1фования; при этом алгоритм работы лятора можно записать r- nPM f;tnTl b, rl o,npw Ъ,Гпт, ,лъо и,рм , б) с введением производной в закон улирования ПРИ {Y; nrj+Yj; пт b, ьт О ),,vf i) 0,ПР« ., , ПРИ b , , Yl-fc) - сигнал на выходе усилителя Ю; Y hTj - цифровое значение пропорциональной составляющей за- -кона управления в п -ном цикле; Чд - UHiJIfJOBoe значение диффер- ренциальной составляющей Закона управления в п ном цикле -знак отклонения от номинала задания; -код в регистре зоны Ь релейного элемента; -код в регистре зоны Ъп релейного элемента. 2) Регулятор формирует релейный выной сигнал с петлей опережающего гисезиса. Алгоритм работы можно запиь (например, только для случая d ) COnsi,npMUuT 0-, , 1,ПРи{у 1;пТ -ъу о,лт 0;при/ЗйТ о (О,) YjtnTl-t 0, p,tiw{vJbT - o,, л it - знак первой разности отклснеНЕЯ, {фименении к формируемым в регуре снгналам ...Г 58 где дТ ,uT - временные интервалы, характеризующие разность между длительностью сигнала задания ном1шала TO и периодом сигнала входного датчика .n-l) в п -1-вом и в п -ном циклах взятые без учета знака отклонения. Выражения (l), (2) и (З), показывают необходимость введения сигналов дТ и ДЛТ в блок управления зонами Ъл релейного элемента. Пример 2. формирование закона регулирования в -случае третьего выхода преобразователя входных сигналов в соответствии с уравнениями (2) Пусть в некоторый момент времени на вход преобразователя 1 входного сигнала поступает сигнал с датчика 12. На первом выходе 14 преобразователя 1- входного сигнала через интервал времени, .определяемый длительностью сигнала задания номинала, вьщеляется сигнал разности между длительностью сигнала задания номинала и периодом сигнала датчика 12. Производя логические перемножение сигнала с выхода 14 и сигнала с генератс а ,2 посредством первого элемента И 3, в свтчике 4 по71учаем цифровое значение откпонения pie- гугтаруемой величины от номинала ,)( -gj Код числа лТ «{| „ j.g передается из счетчика 4 в арифметический блок 6, в котором производятся операции по алгсритму уравнения (2), тфичем коды зон Ь и Ъ релейного элемента тактовым сигналом с выхода 21 арифметического блока, через блок 19 угфавпения регистрами, запрашив ются из регистров 17 и 18. При этом в зависимости от сигнала знака отклонения от номинала с выхода 15 (и сигнала знака первой разности с выхода 2О пря гистерезисе) блок 19 управления регистрами передает в арифметический блок 6 код либо из регистра 17, либо - 18. Поскольку счетчик 4 не был переполнен, сигнал на выходе блока 7 переключения управляющего сигнала вырабатывается в функции выходного сигнала арифметическо 03 го блока 6, являющегося результатом вычисления по алгцзитму -равнений (2). Если в данном цикле вычисления закона управления отклонения йТ и i riимеют один и тот же знак, т.е. сигнал с выхода 15, преобразователя 1 не изменяется, сигнал (тактовый импульс) с третьего выхода 16 преобразователя 1 проходит через формирователь сигнала перезаписи 8, изменения (подтверждение) состояния триггера 9 (устройства запоминания на такт) согласно сигналу с блока 7 переключения управляющего сигнала. В этом случав триггер 9 необходимо рассматривать как триггер с тремя устойчивыми состояниями. Изобретение может использоваться не только в автоколебательных системах, но и в система непрерывного регулнро-г вания, позволяя устранить ряд се зьезных недостатков, что дает определенный техншсо.кономический эффект. формула изобретения Цифровой регулятор по авт. св. № 732810, отличающийся тем, что, с целью расщирения области применения регулятора, в него введены первый и второй регистры н блок управления регис-гpawH, первый вход которого соединен со BTOpbiM выходом преобразователя входш 1х сигналов, второй и третий входы - соответственно со вторым и третьим выходами арифметического блока, а первый и второй выходы - соответственно к входам первого и второго регистров, выходы которых подключены .соответственно к третьему и четвертому входам арифметического блока. Источники информации, принятые во внимание при экспертизе 1. Авторское свидетельство СССР № 732810 , кл. q О5 В 11/26, 1977 (прототип).