(54) АНАЛОГОВОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО
название | год | авторы | номер документа |
---|---|---|---|
Аналоговое запоминающее устройство | 1990 |
|
SU1734123A1 |
Аналоговое запоминающее устройство | 1982 |
|
SU1065889A1 |
Аналоговое запоминающее устройство | 1981 |
|
SU1001179A1 |
Аналоговое запоминающее устройство | 1981 |
|
SU1345261A1 |
Устройство выборки-хранения | 1990 |
|
SU1716571A1 |
Аналоговое запоминающее устройство | 1980 |
|
SU936031A1 |
Аналоговое запоминающее устройство | 1980 |
|
SU966749A1 |
Аналоговое запоминающее устройство | 1981 |
|
SU978200A1 |
Аналоговое запоминающее устройство | 1981 |
|
SU966750A1 |
Аналоговое запоминающее устройство | 1978 |
|
SU767844A1 |
Изобретение относится к технике запоминающих устройств и может быть использовано в ннформационно-измерительных системах. Известно быстродействующее устройство выборки и хранения аналоговых сигналов, содержащее дифференциальный усилитель, ключевой элемент, интегратор, транзисторы и резисторы {. Недостатком известного устройства является большая скорость спада сигнала в резкиме хранения, что объясняется отсутствием компромисса при выборе емкости запоминающего кон денсатора, так как для обеспечения линейности преобразования в широком динамическом диапазоне входного сигнала и уменьшения времени разряда необходимо увеличивать емкость запоминающего конденсатора. С другой стороны, для перезарядки запоминающего конденсатора большой емкости с требуемой скоростью нарастания напряжения необходимо пропускать большой ток, что не всегда реализуемо и связано со снижением надежности. Наиболее близким по технической сущности к предлагаемому является аналоговое запоминающее устройство, содержащее неинвертирующий усилитель, вход которого подключен к входной шине, а выход соединен через по- следовательно включенные первый ключевой элемент и Первый резистор с первой обкладкой первого конденсатора, вторая обкладка которого Подключена к общей, шине, второй ключевой злемент, управляющий вход которого объединен с управляющим входом первого ключевого элемента и соединен с шиной управления, выход второго ключевого элемента через второй резистор подключен к первой обкладке второго конденсатора, вторая обкладка которого соединена с общей шиной, дифференциальный усилитель, выход которого является выходом устройства f2Q. Известное устройство позволяет при относительно небольших значениях емкости запоминающего конденсатора получить весьма малую скорость спада (разряда), что обусловлено использованием не одного, а двух каналов для выборки и хранения, подключенных ко входам дифференциального усилителя (ДУ). При одной знаке производной разряда или пе3резаряда напряжения на запоминающих конден саторах каждого канала разностное значение напряжения разря)о(а на выходе ДУ будет тем меньше, чем менее отличаются скорости снада напряжения в каждом канале, т.е. разрядная составляющая напряжения или спад хранимого напряжения в двух, каналах является для ДУ синфазной составляющей, которая подавляется в больщой степени , Однако в данном устройстве принципиально невозможно достичь высокого быстродействия, что обусловлено появлением большой погрешности (до нескольких сот процентов), связанной обратно пропорциональной зависимостью с длительностью сигнала выборки. Например, если принять значения всех резисторов схемы известного устройства равным R, то при подключении ключа к конденсатору будет приложено напряжение не Ui R/R + R и 1/2, где Ui - напряжение на выходе масштабирующего усилителя, а в два раза меньше, т.е. Ui/4. Причем, данная погрешность уменьшается с увеличением длительности выборки. Для повышения стабильности и уменьшения вышеуказанной погрешности следует уменьшить сопротивление резистивного делителя. Однако в большинстве случаев операцион ные усилители, на которых может быть реализован неинвертирующий усилитель, требуют сопротивления нагрузки не -менее 1-3 кОм. Кроме того, токи, отводимые в резистивный делитель, вызьшают уменьшение тока перезаряда запоминающего конденсатора, что определяет дополнительные проблемы по увеличению быстродействия. Цель изобретения - повьпиение быстродействия устройства. Поставленная цель достигается тем, что в аналоговое запоминающее устройство, содержащее первый и второй накопительные элементы например первый и второй конденсаторы, первые обкладки которых соединены соответственно через первый и второй пассивные злементы с выходами первого и второго ключей, первые входы которых соединены с шиной управления, второй вход первого ключа соединен с выходом неинвертирующего усилителя, вход которого является входом устройства, вторые обкладки конденсаторов подключены к шине нулевого потенциала, дифференциальный усилитель, выход которого является выходом устройства, введены инвертирующий усилитель, первый и второй буферные усилители, входы которых соединены соответственно с первыми обкладками первого и второго кон денсаторов, выходы буферных усилителей подключены ко входам дифференциального усилителя, вход инвертирующего усилителя соединен со входом неи1юертирующего усилителя, а выХОД инвертирующего усилителя соединен со вторым входом второго ключа. На чертеже изображена функциональная схема предлагаемого устройства. Устройство содержит дифференциальный усилитель 1, инвертирующий и неинвертирующ11Й усшгатели 2 и 3, ключи 4 и 5, пассивные злементы 6 и 7, накопительные элементы, например, конденсаторы, 8 и 9, буферные усилители 10 и 11, шину 12 управления и шину 13 нулевого потешщала. Устройство работает следующим образом. При поступлении на-шину 12 сигнала управления, открьшающего первый и второй ключи 4 и 5, происходит заряд конденсаторов 8 и 9 до напряжений, равных +K/U „ / и -K/U / IX-°1 1ВХ соответственно, где К - коэффициент передачи усилителей 2 и 3. Постоянные времени цепей заряда равны сумме выходного сопротивления усилителя 2 или 3, сопротивления открытого ключа 4 и 5 и пассивного .элемента 6 или 7. Элементы 6 и 7 введены для снижения погрешности от нестабильности и разброса параметров сопротивлений открытых ключей 4 и 5. После окончания действия сигнала управления ключи 4 и 5 закрьшаются и устройство переходит в режим хранения. Буферные усилители 10 и 11 в устройстве используются для повыщения стабильности работы дифференциального усилителя 1, так как резисторы R, mR в этом случае выбираются достаточно низкоомными для улучшения отношения сигнал/шум на выходе дифференциального усилителя 1. Входное сопротивление буферных усилителей 10 и 11 (используются сложные истоковые повторители) меньше сопротивления канала закрытого ключа 4 или 5. Это определяет ток утечки одного знака и перезаряд (разряд) конденсаторов 8 и 9 в сторону одного напряжения питания. Напряжение на выходе дифференциального усилителя 1 равно разности напряжений на первом и втором конденсаторах 8 и 9. При одной скорости разряда (перезаряда) конденсаторов 8 и 9 разностное напряжение равно удвоенному значению входного сигнала, умноженному на коэффициент передачи усилителя 2 или 3. Причем, данное напряжение, равное 2K/U /, может сохраняться предельно долго и зависит от стабильности элементов схемы. Таким образом дополнительное включение в схему известного устройства усилителя 3 и буферных усилителей 10 и 11 обеспечивает повышение тока перезаряда и исключает дополнительную погрешность, возникающую при меньшении длительности сигнала выборки, т.е. приводит к повышению быстродействия.
Формула изобретения
Аналоговое запоминающее устройство, содержащее первый и второй накопите.ьные элементы, например первый и второй конденсаторы, первые обкладки которых соединены соответственно через первый и второй пассивные элементы с выходами первого и второго ключей, первые входы которых соединены с шиной управления, второй вход первого ключа соединен с выходом неинвертирующего усилителя, -вход которого является входом устройства, вторые обкладки конденсаторов подключены к ишне нулевого потенциала, дифференциальный усилитель, выход которого является выходом устройства, отличающеес я тем, что, с целью повышения быстродействия устройства, в него введены инвертирующий усилитель, первый и второй буферные усилители, входы которых соединены соответственно с первыми обкладаами первого и второго конденсаторов, выходы буферных усилителей подключены ко входам дифференциального усилителя, вход инвертирующего усилителя соединен со входом неинвертирующего усилителя, а выход инвертирующего усилителя соединен со вторым входом второго ключа.
Источники информащш, принятые во внимание при экспертизе
Авторы
Даты
1981-12-30—Публикация
1980-04-10—Подача