Аналоговое запоминающее устройство Советский патент 1980 года по МПК G11C27/00 

Изобретение относится к электроизмерительной и вычислительной технике и может применяться в устройствах автоматики и аналого-цифровых вычислительных машинах. В частности, изобретение может быть использовано в быстродействующих аналого-цифровых Преобразователях (АЦП) для расширения их динамического диапазона, уменьшения динамической погрешности АЦП при кван товании сигналов с широким спектром а также в других устройствах, .исполь зующих выборку и хранение значений аналоговых сигналов с временем запоминания и хранения порядка несколь ких сотен наносекунд. Известны аналоговые запоминаю1цие устройства 1,р1 , содержащие операционный усилитель, накопительный элемент, электронный ключ, буферный усилитель, шину управления. В режиме запоминания устройства охватываются отрицательной обратной связью. В схеме аналога 1 в режиме зап минания транзистор второго каскада усилителя может заходить в область насыщения. Это приводит к увеличени времени запоминания. Кроме того,, ег динамическая входная емкость шунтир ет нагрузочный резистор дифференциального каскада, что также приводит к снижению быстродействия за счет сужения полосы пропускания. При переходе к режиму хранения .накопительный конденсатор заряжается продифференцированным оммутационным сигналом, прошедшим через емкость база-коллектор транзистора второго каскада и прямо включенный диод, что снижает точность устройства. Схема аналога 2 имеет недостаточно высокое быстродействие, так как входной дифференциальный усилитель с высоким внутренним сопротивлением, что ограничивает зарядный ток накопительного конденсатора. Высокое внутреннее сопротивление обусловлено необходимостью задания на его выход в режиме хранения выходного напряжения через регулятор уровня и электронный ключ (с целью сохранения заряда конденсатора при конечном сопротивлении зарядного ключа в разомкнутом состоянии). Кроме того, в режиме хранения при большой скорости измерения входного сигнала возникают ошибки, снижающие точность устройства, вызванные прохождением изменений сигнала с

выхода дифференциального усилителя через проходную емкость зарядного ключа на накопительный конденсатор. Наиболее близким к предлагаемому из известных устройств по техн ической сущности является аналоговое запоминающее устройство 3, содержащее корректирующую цепь, выполненну на, резисторе и конденсаторе, операционный усилитель, эмиттерный повторитель, ключ на комплементарных МОП-транзисторах, истоковый повторитель, используемый в качестве накопительного элемента конденсатор, одна из обкладок которого соединена через резистор с шиной питания, пассивные элементы, к общей точке которых подключен выход ключа на МОПтранзисторе.

Быстродействие устройства достигается, тем, что в режиме хранения информации, когда ключ разомкнут, ключ замыкают через резистор цепь отрицательной обратной связи операционного усилителя и предохраняет ег каскады.от насыщения.Входной сигнал подается через резисторы одновременн на инвертирующий и неинвертирующий входы, операционного усилителя. При таком способе напряжение на выходе усилителя к следующему моменту запомнания (выборки) равно входному сигналу.

Точность Запоминания устройства обеспечивается тем, что в режиме запоминания устройство охвачено отри„цательной обратной связью через операционный усилитель с высоким коэффициентом усиления.

Высокое входное сопротивление истокового повторителя, а такге высокое сопротивление ключа в разомкнуто состоянии позволяют получить малую скорость разряда накопительного-конденсатора, т.е. хорошую точность хранения информации.

Однако этот метод построения имеет недостатки. Так, при работе с сигналами илирокого спектра приращения входного сигнала они будут проходить на накопительный конденсатор через паразитную емкость стокисток ключа и емкость монтажа. Этот недостаток особенно заметен при малых значенияЗс емкости накопительного конденсатора, т.е. в анеилоговых..запоминающих устройствах высокого быстродействия.-.

Наличие двух-фазосдвигающих цепочек в прототипе, с одноЙ сторЪны, улучшает динамическую устойчивость системы, но в то же время сужает полосу пропускания устройства, так как граничные частоты этих цепочек , . должяы быть разнесены во избежание наложения фазовых сдвигов. При этом параметры цепочки, состоящей из резистора и конденсатора,должны удовлетворять также условию динамической устойчивости устройства в релиме, когда операционный усилитель охвачен отрицательной обратной . связью через замкнутый ключ, что тре-. бует достаточно большой емкости конденсатора. Ввиду того, что эта цепочка остается в контуре обратной связи также и в режиме запоминания, постоянная времени цепочки, образованной внутренним сопротивлением ключа и накопительного конденсатора,

0 должна быть существенно больше постоянной времени, образованной конденсатором и эквивалентным сопротивлением резисторов цепи инвертирующего входа операционного усилителя.

5 Это приводит к значительному сужению полосы пропускания устройства и уменьшению его быстродействия.

Если операционный усилитель не охватывает через, ключ отрицательной

0 обратной связью, как это осуществляется в прототипе, то можно исключить корректирующую цепояку и сущесгвенно уменьшить постоянную времени цепи заряда накопительного конденсатора, т.е. существенно повысить быстродействие устройства. При этом необходимо предпринять меры против насы-. щения каскадов усилителя.

Целью изобретения является увелиn чение быстродействия аналогового запоминающего устройства.

Это достигается тем, что в ангшоговое запоминающее устройство, содержаИее дифференциальный усилитель.

один из входов которого соединен с

входом устройства, выход дифференциального усилит1еля подключен к входу первого буфферного усилителя, выход которого соединен с одним из входов первого ключа, другой вход

0 первого ключа подсоединен к первой шине управления, выход первого ключа соединен с входом второго буфферного усилителя и накопительным элементом, например, одной из обкла5 док конденсатора, другая обкладка которого через пассивный элемент соединена с шиной нулевого потенциала, выход второго буфферного усилителя соединен с выходом устройства и друQ гим входом дифференциального усилителя, второй ключ и вторую шину управления, введены ограничитель напряжения и шины отрицательного и положительного напряжения ограничения, подключенные к соответствующим входам ограничителя напряжения, выход которого подсоединен к входу первого буферного усилителя и одному их входов второго ключа, другОй вход второго ключа соеди-нен с второй шиной управления, выход второго ключа соединен с шиной нулевого потенциала, причем дифференциальный усилитель содержит усилительный каскад, выполненный на четырех П -р-П-транзисторах, включенных по каскадной схеме, трех генераторах тока,первып из которых выполнен на р-п-р-т занзисторе и резисторе, а второй и TpeTHf - соответ ственно на п-р-п-транзисторе и резисторе, стабилитрон и нагрузочный элемент, например резистор, через который коллектор первого п-р-И п-транзистора усилительного каскада соединен с положительной шиной питания, коллектор второго П-р-Птранзистора усилительного каскада со единен с коллектором р-п-р-транзистора первого генератора тока и через стабилитрон с выходом дифференциального усилителя и коллектором п-р-Итранзистора второго генератора тока, коллектор п-р-п-транзистора третьего генератора тока соединен с эмитт рами третьего и четвертого п -p-ri-транзисторов усилительного каскада, базы которых соединены соответственно с вЗсодами дифференциального у.силителя, эмиттеры транзисторов второг и третьего генераторов тока соединены соответственно через резисторы с отрицательной шино питания, а эмиттер транзистора первого генератора тока соединен через резистор с положительной шиной питания. На фиг, 1 приведена функциональная схема предлагаемого аналогового запоминающего устройства; на фиг;2 - электрическа схема дифференциальног усилителя. Устройство содержит дифференциаль ный усилитель 1, ключи 2,3,накопительный элемент, например конденсато 4} буферные усили- -ели 5,6 ограничител напряжения 7, выполненный на диодах 8,9 шины 10,11 отрицательного и.поло жительного напряжения ограничения, шины 12,13 управления, пассивный эле мент 14, Дифференциальный усилитель содержит усиленный каскад 15, выполненный на четырех П-р-П-транзисторах 16-19, три триггера тока 20,21,22, первый из которых выполнен на р -г -р-транзис торе 23 и резисторе 24, стабилитрон 25, резистор 26; второй и третий ген раторы тока выполнены соответственно на п-р-п-транзисторе 27 и резистору 28 и п-р-п-транзисторе 29 и резистор 30; 31 и 32 - входы усилителя. Устройство работает следующим образом. Входной сигнал, подлежащий запоминанию, подается на клемму 31, в режиме запоминания ключ 2 открыт, а ключ 3 закрыт. Цепь обратной связи замыкается через буфферный усилитель 5, ключ 2, буфферный усилитель 6, клемму 32, Важным для получения высокого быс тродействия является применение в ус ройстве однокаскадного дифференциаль ного усилителя 1 с токовым выходом, линейный режим, а следовательно,, быс тродействие, которое в момент перехода из режима хранения в режим запоминания до замыкания обратной связи поддерживается благодаря введению ограничителя на диодах 8,9, а исключение насыпевия дифференциального усилителя 1 в режиме хранения информации осуществляется введением ключа 3, Для согласования дифференциального усилителя с .последующими каскадами служат стабилитрон 25 и генератор тока 21, Быстродействие устройства зависит от быстродействия всех его каскадов, а наиболее инерционным звеном здесь является уилитель.1, поэтому быстродействие усилителя 1 в первую очередь определяет быстродействие всего устройства. Благодаря каскадному построению дифференциального усилителя 1 осуществляется удачная развязка входных -и выходных цепей усилителя,-что увеличивает его быстродействие, Наличие динамической нагрузки в выходном каскаде усилителя также повышает быстродействие усилителя, Скорость нарастания сигнала на выходе усилителя 1 равна V-3/C , где 3 - половина тока генератора токл 22; С - суммарная емкость tia выходе усилителя 1, Коэффициент усиления усилителя благодаря динамической нагрузке достаточно большой , что обеспечивает высокую точность запоминани я, Высокая точность устройства в режиме хранения обеспечивается благодаря включению ключа 3, так как при г этом исключается погрешность,вызываемая прохождением фронта входного сигнала через паразитные емкости ключа 2, .В быстродействующи х аналоговых запоминающих устройствах время хранения незначительно - сотни наносекунд, поэтому утечкой заряда конденсатора 4 через закрытый ключ 2 можно пренебреч. Технико-экономический эффект предлагаемого устройства заключается в .существенном повышении быстродействия и точности, обусловленном отсутстви- ем прохождения сигнала на конденсатор 4 в режине хранения. Это открывает возможность построения аналоговых запоминающих устройств наносекундного диапазона, работеиощих в условиях меняющегося с большой скоростью сигнала. Построение дифференциального усилителя по схеме с токовым выходом и динамическими нагрузками в виде генератора тока позволяет построить усилитель по однокаскадной схеме с малыми задержками распространения сигнала, что создает дополнительные предпосылки повышения быстродействия. Формула изобретения . 1. Аналоговое запоминающее устро ство, содержащее дифференциальный усйлйтёЛь, ОДИН из входов ROfoporo с входом устройства, выход дифференциального усилителя подключен к входу первого буфферного усиЛйтеЛя выход которого соединён с ОДНИМ и MxoxtOBi пёрйого ключа, другой вход первого, ключа подсоединен к первой шине управления, выход г Первого ключа соединен с входом вто рого буфферного усилителя и накопитёйьйамэлементом, например/ одной ое5кладок конденсатора, другая обкла ка которого через пассивный элёйёнт соединена с шиной нулевого потенциала, выход второго буферного уси лителясоединен с выходом устрой ства и другим входом дифференциально го усилителя, второй ключ и вторую шину управления, от л и ч а ю щ ее с я тем, что, с целью повышения быстродействия устройства, в него введены ограничитель напряжения, под соединённый к входу первого буферног Усилителя и одному из входов второго ключа,- другой вход второго ключа соединен с второй шиной управления, выхбд второго ключа соединен с шиной нулевого потенциала 2. Аналоговое запоминающее устрой ство по П.1, отличающееся тем, что внем дифференциальный усилитель содержит усилительный каскад. выполненный на четырех п-р- -транзисторах, включенных по каскадной схеме, трех генераторах тока,первый из которых выполнен на р-п-р-транзисторе и резисторе, а второй и третий - соответственно на п-р-п-транзисторе и резисторе, стабилитрон и нагрузочный элемент, например резистор, через который коллектор первого h -p-h-транэистора усилительного каскада соединен с положительной шиной питания, коллектор второго t -p-h-транзистора усилительного каскада соединен с коллектором р-п-ртранзистора первого генератора тока и через стабилитрон с выходом дифференциального усилителя и коллектором ч-р-п-транзнстора второго генератора тока, коллектор ti-p-h-транзистора третьего генератора тока соединен с эмиттерами третьего и четвертого п -f -h-транзисторов усклительного каскада, базы, которых соединены соответственно с входами дифференциального усилителя, эмиттеры транзисторов второго и третьего генераторов тока соединены соответственно через резисторы с отрицательной шиной питания, а эмиттер транзистора первого генератора тока соединен через резистор с положительнойшиной питания. ; Источники информации, принятые во внимание при Э кспертизе 1.Патент США 3309618, кл.330v 69, 1967... 2.Патент США 1 3375501, кл.340. 173, 1968, 3. Авторское свидетельство СССР 510752, кл. G 11 С 27/00,25.10.74 (прототип);

f