Селектор импульсов по длительности Советский патент 1982 года по МПК H03K5/26 G05B1/01 

Изобретение относится к импульсной технике и может быть использовано для селекции импульсов по заданной длительности.

Известен селектор импульсов по , длительности, содержеиций генератор импульсов, счетчик, два триггера, три схемы И, схему ИЛИ и инвертор 1.

Недостатки данного селектора сложность и невозможность селектирования импульсов, длительность которых лежит в заданных нижнем и верхнем пределах допуска. Данный селектор позволяет производить селекцию,только тех импульсов, длительность которых превышает заданную величину, не ограниченную сверху.

Известен селектор импульсов по длительности, содержащий генератор тактовых импульсов, счетчик, два дешифратора, два триггера, элемент задержки, два элемента И и инвертор 2.

Недостатками данного селектора являются сложность, большие затраты оборудования на его реализацию и невозможность формирования выходных импульсов изменяемой длительности. Данный селектор вырабатывает выходной импульс длительностью, всегда равной длительности тактового импульса с выхода генератора в ответ на входной импульс, длительность которого соответствует нижнему и верхнему пределам допуска.

Наиболее близким по технической сущности.к предлагаемому является селектор импульсов по длительности, содержащий элемент сброса и два сдвиговых регистра, синхронизирукяцие

10 входы которых соединены между совой, а выход второго регистра соединен с выходной шиной 3.

Недостатками данного селектора являются низкая надежность из-зал

15 сложности больших затрат оборудования на его реализацию, невозможность формирования выходных импульсов с наперед заданной стабильной длительностью.

20

Цель изобретения - повышение надежности за счет упрощения.

Поставленная -цель достигается тем, что в селектор импульсов по длительности, содержащий: элемент

25 сброса и два сдвиговых регистра, синхронизирующие входы которых соединены между собой, а выход второгр регистра соединен с выходной шиной, введены элемент ИЛИ, два элемента И

30 и инвертор, вход которого соединен С информационной шиной и с информационным входом первого регистра, выход - с первым входом элемента сброс и со вторыми входами первого и второ го элементов И, первые входы которых соединены соответственно с вторым и с третьим выходами первого регистра выходы - соответственно с первым и с вторым входами элемента ИЛИ, выход которого соединен с установленным .входом первого регистра, синхронизирующий вход которого соединен с шиной синхронизации, первый и четвертый выходы - соответственно с вторым и с третьим входами элемента сброса выход которого соединен с третьим входом элемента ИЛИ и с установочным входом второго регистра, информационный вход которого соединен с шиной нулевого потенциала. На чертеже приведена функциональная схема предлагаемого селектора импульсов по длительности. Селектор импульсов по длительности содержит первый сдвиговый регистр 1 синхрониз-ирующий вход которого соединен с синхронизирующим входом второго сдвигового регистра 2 и с шиной синхронизации. По шине синхро низации поступают импульсы высокой частоты от генератора импульсов (не показан). Информационный вход регистра 1 соединен с входом инвертора 3 и с информационной шиной, а установочны вход - с выходом элемента ИЛИ 4. Первый и четвертый выходы регистра 1 соединены/ соответственно с вторым и с третьим входами элемента 5 сбро са, второй и третий выходы - с первыми входами соответственно первого б и второго 7 элементов И, вторые входы которых объединены между собо и соединены с первым входом элемента 5 сброса и с выходом инвертора 3 Выходы первого б и второго 7 элемен тов И соединены соответственно с пе вым и вторым входами элемента ИЛИ 4 третий вход которого соединен с выходом элемента 5 сброса и с установочным входом второго регистра 2, информационный вход которого соедииен с шиной нулевого потенциала. Первый и второй выходы первого регистра 1 соответствуют прямому и инверсному выходам 1-го разряда регистра 1. Наличие единицы i-OM разряде первого регистра 1 означЬет, что длительность входного селз ктируемого импульса соответствует нижнему пределу допуска длител ности . Третий и четвертый выходы первог регистра 1 соответствуют прямому и инверсному выходамп-го разряда регистра 1, Наличие единицы в п-ом разряде первого регистра 1 зна ит, что длительность входного сеектируемого импульса превыи1ает верхий предел допуска длительности. Селектор импульсов по длительности аботает следующим образом. В исходном состоянии, когда входные импульсы не поступают на инфорационную шину, регистры 1 и 2 находятся в обнуленном состоянии. При поступлении на информационный вход регистра 1 входного импульса с информационной шины в разряды регистра 1 последовательно, начиная с первого, записывается логическая единица, так как на синхронизирующий вход регистра 1 постоянно поступают синхронизирующие импульсы, обеспечивающие сдвиг логической единицы э предыдущего разряда в последующий. Количество разрядов регистра 1, в которые записывается логическая единица, зависит от длительности входных импульсов. Если длительность входного импульса меньше нижнего предела допуска длительности, то i-й разряд регистра 1 находится в нулевом состоянии, т.е. на первом выходе регистра 1 будет уровень логического нуля, а на втором выходе - уровень , логической единицы. После окончания входного импульса на выходе инвертора 3 формируется уровень логической единицы, воздействующий на вторые входы первого б и второго 7 элементов И и на первый вход элемента 5 сброса. Элемент 5 сброса не срабатывает, так как его второй вход находится в состоянии логического нуля, второй регистр 2 не запускается и на выходе селектора не будет отклика на данный входной импульс. Так как первый вход первого элемента И соединен с вторым выходом первого регистра 1, находящийся в состоянии логической единицы, то первый элемент И б срабатывает и через элемент ИЛИ 4 обнуляет первый регистр 1. Селектор готов к приему следующего входного импульса. Если длительность входного импульса больше верхнего предела допуска длительности, то п-й разряд регистра 1 находится в единичном состоянии, т.е. на третьем выходе регистра 1 будет уровень логической единицы, а на четвертом выходе - уровень логического нуля. После окончания входного импульса на выходе инвертора 3 формируется уровень логической единицы, воздействующей на вторые входы первого б и второго 7 элементов И и на первый вход элемента 5 сброса. Элемент 5 сброса не срабатывает, так как его третий вход находится в состоянии логического нуля, второй

регистр 2 не запустится и на выходе селектора не будет отклика на данный входной импульс. Так как первый вход второго элемента И 7 соединен с третьим выходом регистра 1, находящимся в состоянии логической единицы, то второй элемент И 7 срабатывает и через элемент ИЛИ 4 обнуляет первый регистр 1.

Селектор готов к приему следующего входного импульса.

Если длительность входного импульса находится в пределах нижнего и верхнего допусков длительности, то i-й разряд регистра 1 находится в единичном состоянии, а п-й разряд в нулевом-состоянии.

После окончания входного импульса уровень логической единицы с выхода инвертора 3 воздействует на первый вход элемента 5 сброса, на второй и третий входы которого поступают в данном случае уровни логической единицы соответственно с первого и четвертого выходов первого регистра 1. Элемент 5 сброса срабатывает и на его выходе появляется сигнал, которы через элемент ИЛИ 4 обнуляет первый регистр 1 и воздействует на второй регистр 2, устанавливая все его разряды в единичное состояние.

На выходе второго регистра 2, связанного с выходной шиной, появляеся импульс, длительность которого определяется количеством разрядов второго регистра 2 и частотой синхронизирующих импульсов. Так как информационный вход второго регистра 2 связан с шиной нулевого потенциала, то синхронизирующие импульсы, постоянно поступающие на синхронизирующий вход второго регистра 2, производят последовательное обнуление разрядов регистра 2, начиная с первого. При обнулении последнего разряда второго регистра 2 выходной импульс прекращает вырабатываться.

Нижний и верхний предел допусков длительности селектируемых импульсов можно легко изменить, подключая выходы первого регистра 1 к соответствующим разрядам.

Длительность выходных импульсов, являющихся откликом на входные импульсы, также легко изменять, уменьшая или увеличивая количество разрядов второго регистра 2.

Таким образом, введение элемента ИЛИ, двух элементов И и ин.вертора позволяет исключить из него входной логический блок, импульсный выходной каскад, счетчик, решающий логический блок, каскад стробирования и два элемента сброса, т.е. повысить надежность.

Кроме того,предлагаемый селектор позволяет формировать стабильные выходные импульсы, длительность коoторых можно регулировать в широких пределах от одного периода следования синхронизирующих импульсов до периода следования входных селектируеких импульсов.

5

Формула изобретения

Селектор импульсов по длительности, . содержащий элемент сброса .и два сдвиговых регистра, синхрони0зирующие входы которых соединены между собой, а выход второго регистра соединен с выходной шиной, о тличающийся тем, что, с целью повышения надежности за счет

5 упрощения, в него введены элемент ИЛИ, два элементы И и инвертор, вход которого соединен с информационной шиной и с информационным входом первого регистра, выход - с первым входом элемента сброса и с вторыми вхо0дами первого и второго элементов И, первые входы которых соединены соответственно с вторым и с третьим выходами первого регистра, выходы соответственно с первым и с вторым

5 входами элемента ИЛИ, выход которого соединен с установленным входом первого регистра, синхронизирующий вход которого соединен с шиной синхронизации, первый и четвертый

0 выходы которого соединены соответственно с вторым и с третьим входами элемента сброса, выход которого соединен с третьим входом элемента ИЛИ и с установочным входом второго регистра, информационный вход которого

5 соединен с шиной нулевого потенциала

Источники информации, принятые во внимание при экспертизе

1.Авторское свидетельство СССР 558394, кл. Н 03 К 5/18, 1977.

0

2.Авторское свидетельство СССР 658727, кл. Н 03 К 5/24, 1979.

3.Патент США 3790881,

кл. Н 03 К 5/20, 1974 (прототип).

лллллшшл.