Устройство адаптивной демодуляции сигналов двухканальной частотной телеграфии Советский патент 1982 года по МПК H04L27/14 H04B3/46 H04B7/12 

() УСТРОЙСТВО АДАПТИВНОЙ ДЕМОДУЛЯЦИИ, СИГНАЛОВ ДВУХКАНАЛЬНОЙ ЧАСТОТНОЙ ТЕЛЕГРАФИК

Изобретение относится к технике (Электросвязи и может использоваться в радиоприемных устройствах телеграфных сигналов.

Известно устройство адаптивной демодуляции сигналов двухканальной частотной телеграфии, содержащее первый, второй, третий и четвертый блоки детектирования, каждый из которых содержит полосовой фильтр, выход которого через усилитель с ав- . томатической регулировкой усиления подключен к входу квадратора, и амплитудный детектор, выход амплитудного детектора первого блока детектирования подключен к первому входу первогосумматора и к первому входу третьего сумматора, первый выход амплитудного детектора второго блока детектирования подключен к второму входу первого сумматора, второй выход амплитудного детектора второго блока детектирования подключен к первому входу четвертого сумматора.

первый выход амплитудного детектора третьего блока детектирования подключен к первому входу второго сумматора, второй выход амплитудного детектора третьего блока детектирования подключен к второму входу третьего сумматора,/выход амплитудного детектора четвертого блока детектирования подключен к второму входу второго сумматора и к второму входу четвертого сумматора, выход пятого сумматора подключен к входу первого решающего блока, выход шестого сумматора подключен к входу второго решающего блока 1 .

Однако известное устройство имеет низкую помехоустойчивость приема.

Цель изобретения - повышение помехоустойчивости приема.

Для этого в устройство адаптивной демодуляции сигналов двухканальной частотной телеграфии, содержащее первый, второй, третий и четверт 1й блоки детектирования, каждый 3 из которых содержит полосовой фильт выход которого через усилитель с автоматической регулировкой усиления подключен к входу квадратора, и амплитудный детектор, выход ампли тудного детектбра первого блока детектирования подключен к первому входу первого сумматора и к первому .входу третьего сумматора, первый выход aмплиtyднoгo детектора второго блока детектирования подключен к второму входу первого сумматора, вт рой выход амплитудного детектора второго блока детектирования подклю чен к первому входу четвертого сум|матора, первый выход амплитудного детектора третьего блока детектиро:вания подключен к первому входу второго сумматора, второй выход ампл тудного детектора третьего блока детектирования подключен к второму входу третьего сумматора, выход I амплитудного детектора четвертого блока детектирования подключен к второму входу второго сумматора и к второму входу четвертого сумматора, выход пятого сумматора подключе к входу,первого решающего блока, выход шестого сумматора подключен к входу второго решающего блока, введены в каждом из блоков детективования стробирующий детектор, интегратор и регулируемый усилитель, первый, второй, третий и четвертый блоки сравнения, первый, второй, третий и четвертый блоки регулировки порогового уровня, дешифратор, при этом в каждом из блоков детектирования выход квадратора подключе к входу регулируемого усилителя и к входу стробирующего детектора, выход которого через интегратор подключен к другому входу, регулиру емого усилителя, выход которого под ключен к входу амплитудного детектора, выход интегратора первого блока детектирования подключен к . -первому входу первого блока сравне и к первому входу третьего блока сравнения, выход интегратора второ блока детектирования подключен к второму входу первого блока сравне ния и к первому входу четвертого блока сравнения, выход интегратора третьего блока детектирования подключен к первому входу второго бло сравнения и к второму входу третье блока сравнения, выход интегратора четвертого блока детектирования по ключен к второму входу второго блока сравнения и к второму входу четвертого блока сравнения, выход первого, второго, третьего и четвертого блоков сравнения подключен к первому входу соответственно первого, второго, третьего и четвертого блоков регулировки порогового уровня, второй вход которого соединен с выходом соответственно первого, второго, третьего и четвертого сумматоров, выход первого блока регулировки порогового уровня подключен к входу (пятого сумматора, другой вхйд которого соединен с выходом второго блока регулировки порогового уровня, выход третьего блока регулировки порогового уровня подключен к входу шестого сумматора, другой вход которого соединен с выходом четвертого блока регулировки порогового уровня, выход первого решающего блока подключен к входу дешифратора, другой вход которого соединен с выходом второго решающего блока, первый, второй, третий и четвертый выходы дешифратора подключены к вторым входам стробирующих детекторов соответственно первого, второго, третьего и четвертого блоКОВ детектирования. На чертеже представлена структур- . ная электрическая схема предлагаемого устройства. Устройство адаптивной демодуляции сигналов двухканальной частотной телеграфии содержит главный тракт 1 приема, первый,второй, третий и четвертый блоки 2-5 детектирования соответственно, каждый из которых состоит из амплитудного детектора 6, стробирующего детектора 7, интегратора 8, полосового фильтра 9, усилителя 10 с автоматической регулировкой усиления (АРУ), квадратора 1 1 , регулируемого усилителя 12, первый, второй, третий, четвертый, пятый и шестой сумматоры 13--18 соответственно, первый, второй, третий и четвертый блоки сравнения соответственно, первый, второй, третий и четвертый блоки 23-26 регулировки порогового уровня соответственно, первый и второй решающий блоки 27 и 28 соответственно, дешифратор 29- , Устройство работает следующим образом. Сигнал с выхода главного тракта 1 приема, работающего в линейном режиме, по промежуточной частоте подается на объединенные по входу полосовые фильтры 9 всех блоков 2детектирования. После расфильтровк сигнал в каждом блоке 2 детектирования представляет собой чередован посылок и пауз. Этот сигнал усиливается и нормируется по уровню в усилителе 10 с АРУ и затем поступа в квадратор 11, выходное напряжени которого пропорционально квадрату напряжения на входе. Нормирование и возведение в квадрат позволяет улучшить соотношение сигнал/помеха в тех блоках детектирования, где сигнал оказывается больше помехи. Сигнал с выхода квадратора 11 подается одновременно на вход регу . руемого усилителя 12 и на первый вход стробирующего детектора 7, на второй вход которого поступают импульсы Запрет детектирования с соответствующего выхода дешифратора 29. Сигнал Запрет детектирования поступает в моменты времени, соответствующие наличию сигнала в соответствующем блоке детектирования. В промежутки времени, соответствующие паузам между посылками сигна сигнал запрета .снимается и стробиру ющим детектором 7 производится детектирование помех. Продетектированные сигналы помех подаются на вход интегратора 8, где оценивается их уровень, длительность действия и вырабатывается постоянное напряжение, пропорциональное уровня поме в данном субканале. Это напряжение подается на второй вход регулируемого усилителя 12 и на соответствую щие входы блоков 19-22 сравнения. Коэффициент передачи регулируемого усилителя 12 обратно пропорционален управляющему напряжению и соответственно уменьшается с ростом помехи в данном блоке детектирования. Таким образом, под воздействием выпрямленного напряжения помех, под ваемого на второй вход регулируемого усилителя 12, осуществляется Взвешивание напряжения посылок, которое затем детектируется амплитудным детектором 6. Амплитудные детекторы 6 блоков 3 и 4 детектирования выделяют положительную и отрицательную огибающие напряжения 706 промежуточной частоты и имеют соответствующие выходы, в блоке детектирования выделяется только отрицательная, в а блоке 3 детектирования только положительная огибающие. С выходов амплитудных детекторов сигналы подаются на соответствующие входы сумматоров, причем на оба входа каждого из них подаются импульсы одинаковой полярности, но разли14 ной (в зависимости от веса) амплитуды.При этом на входах этих сумматоров ооразуются сочетания сигналов соответствующих блоков детектирования, которые подаются на первый вход соответствуюи их блоков регулировки порогового уровня На входы блоков сравнения х выхода интегратора 8 подаются в таких же сочетаниях выпрямленные напряжения помех. В них напряжения помех блоков детектирования сравниваются между собой и вырабатывается постоянное напряжение, пропорциональное разности весов, суммируемых в соответствующих сумматорах. Это напряжение подается на второй вход соответствующих блоков регулировки порогового уровня. В них осуществляется регулировка порогового уровня, т.е. уровня, относительно которого сигнал на выходе этих блоков имеет положительную или отрицательную полярность. Причем, в отсутствие помех или при одинаковых их;уровнях выходное напряжение блоков сравнения равно нулю и соответствующий блок регулировки порогового уровня выполняет в таком случае роль симметрирующего устройства. В случае, когда веса суммируемых в соответствующих сумматорах сигналов различны, блоки сравнения вырабатывают напряжение, пропорциональное разности весов, под воздействием которого в блоках регулировки порогового уровня ось нулевого уровня смещается таким образом, что образует ось симметрии для импульса с меньшей амплитудой. При наличии большого уровня помех в одном из блоков детектирования сигнал с его выхода равен нулю, напряение с выхода блока сравнения макимально и под его воздействием лок 23 прекращает симметрирование, ропуская импульсы сигнала другого лока детектирования с выхода пер79вого сумматора 13 на вход пятого сумматора 17, в котором суммируются сигналы всех четырех блоков детекти рования. Сигнал с выхода блока 23 уже обеспечивает восстановление исходного сигнала. Суммирование в пятом сумматоре 17 сигналов с выходов двух блоков 23 и 2Ц обеспечи вает двухкратную избыточность по ин формации, что повышает помехоустойчивость устройства. Просуммированны сигналы с выхода пятого сумматора 17 подаются на вход соответствующих решающих блоков, где эти сигналы усиливаются, ограничиваются и подаются на выход устройства и одновременно на входы дешифратора 29. В дешифраторе 29 по выходным сигналам с решающих блоков определяется в каком из блоков детектирования в данное время присутствует сигнал на соответствующий его выход подает ся импульс напряжения, который подается на второй вход cootвeтcтвyющего стробирующего детектора 7 и обеспечивает запрет детектирования. Таким образом, введение новых бл ков позволяет повысить помехоустойчивость приема при действии различных помех, что обеспечивает повышен надежности радиосвязи. Формула изобретения Устройство адаптивной демодуляции сигналов двухканальной частотно телеграфии, содержащее первый, второй, третий и четвертый блоки детектирования, каждый из которых содержит полосовой фильтр, выход которого через усилитель с автоматической регулировкой усиления подключен к входу квадратора, и амплитудный детектор, выход амплитудного детектора первого блока детектирования подключен к первому входу пер вого сумматора и к первому входу третьего сумматора, первый выход амплитудного детектора второго блока детектирования подключен к второму входу первого сумматора, второ выход амплитудного детектора второг блока детектирования подключен к первому входу четвертого сумматора первый выход амплитудного детектора третьего блока детектирования подключен к первому входу второго сумматора, второй выход амплитудного детектора третьего блока детектирования подключен к второму входу третьего сумматора, выход амплитудного детектора четвертого блока .детектирования подключен к второму входу второго сумматора и к второму входу четвертого сумматора, выход пятого сумматора подключен к входу первого решающего блока, выход шестого сумматора подключен к входу второго решающего блока, отличающее с -я тем, что, с целью повышения помехоустойчивости приема, введены в каждом из блоков детектирования стробирующий детектор, интегратор и регулируемый усилитель, первый, второй, третий и четвертый блоки сравнения, первый, второй, третий и четвертый блоки регулировки порогового уровня, дешифратор, .при этом в каждом из блоков детектирования выход квадратора подключен к входу регулируемого усилителя и к входу стробирующего детектора, выход которого через интегратор подключен к другому входу регулируемого усилителя, выход которого подключен к входу амплитудного детектора, выход интегратора первого блока детектирования подключен к первому входу первого блока сравнения и к первому входу третьего блока сравнения, выход интегратора второго блока детектирования подключен к второму входу первого блока сравнения и к первому входу четвертого блока сравнения, выход интегратора третьего блока детектирования подключен к первому входу второго блока сравнения и к второму входу третьего блока сравнения, выход интегратора четвертого блока Детектирования подключен к второму входу второго блока сравнения и к второму входу четвертого блока сравнения, выход первого, второго, третьего и четвертого блоков сравнения подключен к первому входу соответственно первого, второго, третьего и четвертого блоков регулировки порогового уровня, второй вход которого соединен.с выходом соответственно первого, второго, третьего и четвертого сумматоров, выход первого блока регулировки порогового уровня подключен к входу пятого сумматора,другой вход которого соединен с выходом второго блока регулировки порогового уровня, выход третьего блока регулировки порогового уровня подключен к входу шестого сумматора, другой вход которого соединен с выходом четвертого блока регулировки порогового уровня,выход первого решающего блока подключен к входу дешифратора, другой вход которого соединен с выходом второго решающего блока, первый, второй, третий и четвертый

выходы дешифратора подключены к вторым входам стробирующих детекторов соответственно первого, второго, третьего и четвертого блоков детектирования.

Источники информации, принятые во внимание при экспертизе 1. Авторское свидетельство СССР по заявке, ,кл. Н OkL , 1977 (прототип).