Цифровой измеритель интервалов между серединами импульсов произвольной длительности Советский патент 1982 года по МПК G04F10/04 

()) ЦИФРОВОЙ ИЗМЕРИТЕЛЬ ИНТЕРВАЛОВ МЕЙДУ СЕРЕДИНАМИ ИМПУЛЬСОВ ПРОИЗВОЛЬНОЙ ДЛИТЕЛЬНОСТИ

Изобретение относится k радиоизмерительной технике и может быть исг пользовано в радиоизмерительных прй борах для измерения временных интервалов а также при специальных исследованиях в области атомной физики, Известны цифровые измерители интервалов времени между серединами, импульсов произвольной длительности, содержащие формирователь входных сигналов, генератор образцовой частоты, элемент И, счетчик импульсов ключ, регистратор и блок задержки l}.

Однако известные измерители дают значительные погрешности при исследовании импульсов непрямоугольной формы или сигналов, сопровождаемых шумами.

Наиболее близким к предлагаемому по технической сущности является измеритель интервалов времё и между соседними импульсами, содержащий ам- плитудные дискриминаторы, соединенные входами со входом устройства, а выходами черюз цифровые измерители временных интервалов подключены к сумматору, выход которого соединен с делителем 2 .

Недостатком известного измерителя является то, что он обладает излишней сложностью конструкции, а также неизменным « 1слом уровней дискриминации

Цель изобретения - упрощение конструкции, а следовательно, повышение надежности устройства, а также обеспечение возможности изменения числа уровней дискриминации, т.е. расширение функциональных возможностей уст-: ,ройства.

Поставленная цель достигается тем, что в цифровой измеритель интервалов между серединами импульсов произвольной длительности, содержащий 2п амплитудных дискриминаторов, генератор образцовой частоты, два элемента И и счетчик импульсов с индикацией, введены К дополнительных элементов И, многовходовой элемент ИЛИ, элемен задержки, счетный триггер, реверсивный счетчик и пересчетный блок, при .этом выходы 2п амплитудных дискриминаторов через элемент ИЛИ соединены с первыми входами первого и второго элементов И, вторые входы которых соединены с раздельными выходами счетного триггера, счетный вход кото рого подключен через элемент задержки к выходу 2п-го амплитудного дискриминатора, причем выходы первого и второго элементов И подключены соответственно к суммирующему и вычитающему входам реверсивного счетчика К. разрядных выходов которого соединены через К дополнительных элементов И с К входами пересчетного блока, выход которого подключен к входу счетчика импульсов с индикацией, а вторые входы К дополнительных элементов И соединены с выходами генератора образцовой частоты. Кроме того,пересчетный блок содер жит К счетных триггеров, соединенных последовательно через (К-2) элемента ИЛИ, кроме последнего К-го триггера, выход которого подключен к (К-1)-му триггеру непосредственно, при этом выходы всех К триггеров через дешифратор кодов подключены к установочным входам этих же триггеров и к вхо дам BMXofj Horo элемента ИЛИ, причем вход первого триггера, вторые входы {К-2)-ых элементов ИЛИ и информацион ный вход выходного элемента ИЛИ явля ются К входами пересчетного блока, а выход выходного элемента- ИЛИ - выходом пересчетного блока. На фиг.1 представлена функциональ ная схема устройства; на фиг.2 - вариант выполнения пересчетного блока на фиг.З - временная диаграмма, пояс няющая работу устройства. Устройство содержит амплитудные дискриминаторы 1, входную шину 2, элемент ИЛИ 3 элементы И 4 и 5, счетный триггер .6, элемент 7 .задержки, реверсивный счетчик 8, дополнительные элементы И 9, генератор 10 образцовой частоты, пересчетный блок 11, счетчик 12 с индикацией. Пересчетный блок 11 (фиг.2) обеспечивает коэффициент пересчета 2п и общем случае состоит из К вчетных триггеров 13, (К-1) элементов ИЛИ 1 и дешифратора 15 кодов. Амплитудные дискриминаторы 1 выполнены таким образом, что одна гру па дискриминаторов 1 срабатывает только по фронтам исследуемых сигналов, а вторая группа дискриминаторов 1 - только по спадам этих сигналов. Так первый дискриминатор первой группы срабатывает первый раз по фронту импульсного сигнала 16 на уровне М (фиг.З) и вторично срабатывает по фронту второго сигнала 17 на том же уровне (фиг.З). Аналогично на уровнях Vj (фиг.З) по фронту срабатывает второй дискриминатор и т.д. Первый дискриминатор 1 второй группы срабатывает первый раз по спаду сигнала 16 на уровне (фиг.З) и вторично по спаду сигнала 17 на том же уровне и т.д. Каждый дискриминатор 1 при срабатывании выдает на выход короткий импульсный сигнал. Устройство работает следующим образом. В исходном состоянии, до поступления на шину 2 импульса 16 (фиг.З) триггер 6 находится в состоянии, при котором разрешающее напряжение есть на том выходе, который соединен с элементом И k. Исходным состоянием реверсивного счетчика 8, пересчетного блока 11 и счетчика 12 являетсянулевое состояние. При этом на выходах разрядов реверсивного счетчика 8 напряжения отсутствуют и постоянно существующие на выходе генератора 10 образцовой частоты сигналы на выход .ентов И 9 не проходят. Часть устройства, которая обеспечивает установку указанных элементов в исходное состояние, не показана. С момента подачи на шину 2 сигнала 16, при достижении им уровня М (фиг.З) срабатывает первый амплитудный дискриминатор 1 первой группы, на его выходе появляется сигнал, который через элемент ИЛИ 3 и открытый элемент И поступает на суммирующий вход реверсивного счетчика 8. Счетчик 8 переходит в единичное состояние, при котором на выходе его младшего разряда появляется высокий потенциал, который поступает на первый элемент И 9 и открывает его, в результате чего импульсы генератора 10 образцовой частоты начинают поступать на первый вход пересчетного блока 11. После того, как на этот вход поступит 2 - импульсов, пересчетный блок 11 переполнится и импульс с его выхода поступит на вход сметчика 12. При достижении сигналом 16 уровн V (фиг.З) срабатывает второй ампли тудный дискриминатор 1, на его выходе появляется сигнал, который через элемент ИЛИ 3 и открытый элемент И поступает на суммирующий вход реверси ного счетчика 8.Счетчик 8 переходит в состояние, соответствующее коду Ц2 при котором на выходе его первого (младшего) разряда высокой потенциал пропадает, а на выходе второго разряда - появляется. Он поступает на второй элемент 9 и открывает его, в результате чего импульсы генератора 10 образцовой частоты начинают по ступать через первый элемент ИЛИ И на вход второго разряда пересчетного блока 11. Это равносильно тому, что на первый вход пересчетного блока 11 поступало бы в два раза большее количество импульсов. Это происходит до тех пор, пока при достижении сигналом 16 уровня V (фиг.З) по спаду срабатывает последний амплитудный дискриминатор 1, в результате чего реверсивный счетчик 8 переходит в состояние, соответст;вующее коду +2, при этом высокий потенциал появляется на последнем выходе реверсивного счетчика 8 и импульсы генератора 10 образцовой частоты через последний элемент ИЛИ 1 пересчетного блока 11 поступают непосредственно на вход счетчика 12. Это равносильно тому, что на первый вход пересчетного блока 11 поступает в 2 больше импульсов. После прохождения сигнала с выхода последнего дискриминатора 1 через элемент И 4 на вход триггера 6 поступает задержанный сигнал с выхода элемента 7 задержки. Под действием этого сигнала триггер 6 меняет свое состояние, закрывает элемент И 4 и открывает элемент И 5. Поэтому, при поступлении на вход сигнала 17 и достижении им уровня 1 (фиг.З) срабатывает первый амплитудный дискриминатор 1 первой группы, сигнал которого через элемент ИЛИ 3 и элемент И 5. поступает уже на вычитающий вход реверсивного счетчика.8, уменьшает на единицу имевшийся в нем код 42 и открывает соответствующие элеме(нты И 9. Поступающие через открытые элементы И 9 импульсы вызываЮТ на выходе пересчетного блока 11 такие же сигнглы, которые были бы, если бы на ее первый вход поступало в (2п-1) раз больше импульсов. Импульсы с выходов следующих амплитудных дискриминаторов 1 постепен но уменьшают код состояния реверсивного счетчика 8 до тех пор, пока сигнал с последнего амплитудного дискри/минатора 1 не сведет этот код к ну левому значению. При этом состоянии все элементы И 9 закрыты и поступление импульсов с генератора 10 образцовой частоты на пересчетный блок 11 прекращается. Сигнал с выхода последнего дискриминатора 1, пройдя элемент 7 задержки, заставляет триггер 6 вновь поменять свое состояние и возвратиться в исходное состояние. На этомработа устройства по измерению интервала времени мемаду двумя .импульсными сигналами заканчивается. 1индикатор счетчика 12 показывает код измеряемого временного интервала. Этот код равен среднему арифметическому из кодов временных интервалов между двумя срабатываниями каждого из амплитудных дискриминаторов 1, которые при случайных флуктуациях, накладываемых на сигналы, могут значительно отклоняться при каждом конкретном измерении от истинных значений. Пересчетный блок t1 работает следующим образом. Если число 2 равно двум в целом степени, то пересчетный блок 11 может состоять только лишь из последот. вательного соединения счетных триггеров 13 и элементов ИЛИ I, без дешифратораПри 2 , не равном двум в целой степени, среди состояний пересчетного блока 11 есть ряд запрещенных, которые исключаются путем использования дешифратора 15 кодов. При любом возможном запреьченном состоянии пересчетного,блока 11 сраатывает дешифратор 15 кодов и на его оответствующем выходе появляется игнал, проходящий на выход последнео элемента ИЛИ 1, возвращающий в уль последний триггер 13 и устанавивающий остальные триггеры ТЗ перечетного блока 11 в нужное состояние. Таким образом,- предлагаемый цифроой измеритель для измерения интералов времени между двумя импульсными сигналами существенно проще известного по конструктивному исполнению, что значительно повышает надежность работы измерителя, оёладает также расширенными функциональными возможностями по сравнению с известным, вследствие введения в него пересчетного блока с изменяемым ко-. эффициентом перёсмета. Формула изобретения V. Цифровой измеритель интервалов между серединами импульсов прОИзволь ной длительности, содержащий 2г) амплитудных дискриминаторов, генератор образмоаой масГоты, два элемента И и сметчик импульсов с индикацией, о т л и ч а ю «ч и и с я тем, liTo, с целью повышени)( наде(1ости и расширения функциона пьных возможностей устройства, в него введены К дополнительных элементов И, мнОговходовОй элемент ИШ, элемент задержки, счетный триггер, реверсивный счетчик и Пересчетный блок, при эгом выходы 2п амплитудных дискриминаторов через элемент ИЛИ соединены с первыми входами Первого и второго элементов;И, вторые входы которых соединены с раздельными выходами счетнОго триггера, счетный вход которого подключен через элемент задержки к выходу 2п-го амплитудного дискриминатора, причем выходы первого и второго элементов И подключены соответственно к суммирующему и вычитающему входам реверсивного счетчика К разрядных выходов которого соединены через К дополнительных элементов И с К входами пере с чет но го блока, выход которого подключен к входу счетчика импульсов с индикацией, а вторые входы К дополнительных элементов И соединены с выходом генератора образцовой частоты. 2. Измеритель по п.1, о т л и ч а ю щ и и с я тем, что пересчетный блок содержит К счетных триггеров ,соединенных последовательно через {К-2) элемента ИЛИ, последнего К-го триггера, выход которого подключен к (К-1)-му Триггеру непосредственно, при дтом выходы всех К триггеров через дешифратор кодов подключены к установочным входам этих же триггеров и к входам выхоДнОго элемента ИЛИ, причем вхОд первого триггера, вторые входы (К-2)-ых элементов ИЛИ и информационный в;сод выходного элемента ИШ являются К вхо дами пере :четногО блокада выход выходного элемента ИЛИ - выходом перёсчётного блока. Источники информации, принятые во внимание при экспертизе t. Авторское свидетельство СССР № , кл. G О f 10/04, 1972. 2. Авторское свидетельство СССР № 1 29409, кл. G 0 F ТО/О, 197.

0yf.f

LlIE: m f