(54) СТРОБИРУЕМЫЙ ДЕЛИТЕЛЬ ЧАСТОТЫ
название | год | авторы | номер документа |
---|---|---|---|
Стробируемый делитель частоты | 1983 |
|
SU1121783A1 |
ВРЕМЕННОЙ СЕЛЕКТОР ИМПУЛЬСОВ | 1992 |
|
RU2043001C1 |
Формирователь центра тяжести импульсов | 1986 |
|
SU1374173A2 |
Селектор импульсов | 1985 |
|
SU1336221A1 |
Устройство для электроразведки в движении | 1985 |
|
SU1242884A1 |
Аналоговое запоминающее устройство | 1980 |
|
SU926721A1 |
УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ФОРМЫ СИГНАЛОВ ИМПУЛЬСНО-ФАЗОВОЙ РАДИОНАВИГАЦИОННОЙ СИСТЕМЫ | 1997 |
|
RU2111504C1 |
Устройство для ввода информации | 1982 |
|
SU1062683A1 |
Дешифратор время-импульсного кода | 1980 |
|
SU900434A1 |
УСТРОЙСТВО ДИСКРЕТНОГО ИЗМЕНЕНИЯ ФАЗЫСИГНАЛА | 1971 |
|
SU306559A1 |
1
Изобретение относится к импульсной технике.
Известен делитель частоты с привязкой сигналов к задающей частоте, содержащий последовательно соединенные триггеры со счетным входом, логический элемент И-НЕ, элемент ИЛИ-НЕ, дополнительный триггер и дополнительный элемент И-НЕ, выход которого соединен с одним входом элемента , второй вход которого подключен к выходу основного элемента И-НЕ 1.
Данный делитель не обеспечивает достаточной точности деления.
Наиболее близким по технической сущности к изобретению является делитель частоты, содержащий последовательно включенные каскады деления, логические цепи, причем на входы каскадов-деления поданы стробирующие сигналы 2.
Данный делитель не обеспечивает достаточной точности временных привязок за счет нестабильности задержки выходных импульсов по от 1ошению к стробирующему.
Целью изобретения является уменьшение нестабильности задержки выходных импульсов по отношению к стробирующему.
Поставленная цель достигается тем, что в стробируемый делитель частоты, содержащий m каскадов деления частоты, вход первого из которых соединен с входной шиной, а входы управления всех каскадов деления частоты соединены с шиной стробирующего сигнала, введены блок задержки и элемент ИЛИ, входы которого соединены с выходами всех каскадов деления частоты кроме последнего, а выход подключен к входу последнего каскада деления частоты, входы всех каскадов деления частоты, кроме первого и последнего, соединены с выходами блока задержки, вход которой соединен с входной шиной.
На чертеже приведена структурная электрическая схема предлагаемого делителя частоты.
Делитель частоты содержит каскады 1-4 деления частоты, блок задержки 5, элемент 6 ИЛИ. На входную шину 7 подается входной сигнал, а на шину 8 - стробирующий сигнал.
Принцип работы делителя заключается в следуюшем.
В исходном состоянии, в момент времени t о работа делителя запрешена низким (нулевым) потенциалом, поступающим по шнне 8 (строб отсутствует). Импульсы на выходе делителя отсутствуют, так как все каскады деления установлены низким потенциалом в нулевое исходное состояние и работа их по делению импульсов запрещена на время отсутствия строба. На шине 7 присутствуют входные импульсы, которые поступают на первый каскад деления 1, не изменяя его состояния, и на блок задержки. который формирует на своих выходах импульсы, задержанные относительно входных импульсов соответственно на 1/3 Твх и 2/3 Твх, где Твх - период следования входных импульсов. Импульсы с выходов блока задержки соответственно поступают на входы каскадов 2 и 3 деления частоты, не изменяя их состояние. При поступлении в момент времени t2 по щине 8 строба потенциалом высокого уровня разрешается работа по делению импульсов каскадам деления частоты. Каскады деления частоты .срабатывают по переднему фронту положительных импульсов. Таким образом, в момент времени t2 по импульсу, поступившему по шине 7 в момент времени tj, первый каскад деления не переключается, так как момент времени tt Опережает момент времени t2. Первым переключается- каскад 2 деления, на вход которого в момент времени tj поступает с выхода блока задержки импульс, задержанный относительно строба, Положительный перепад напряжения с выхода каскада 2 деления через элемент 6 поступает на вход второго каскада деления и переключает его. На выходе делителя появляется потенциал высокого уровня. Далее в моменты времени t и ts Соответственно происходит включение каскада 3 деления и каскада i деления, а в моменты времени , t,., tg соответственно выключе.ние каскадов 1-3 деления. На входах элемента 6 и, следовательно, на его выходе в момент времени t устанавливается потенциал низкого уровня. При поступлении очередного импульса в момент времени t на вход каскада 2 деления вновь на его .выходе установится потенциал высокого уровня, который через элемент 6 поступает на каскад 4 деления и переключает его в нулевое состояние. Таким образом, на выходе элемента 6 формируются положительные импульсы с периодом следования 2 Твх и с нестабилькостью задержки относительно строба , так как при произвольном моменте поступления строба относительно входнь1х сигна TBX переключалов через время равное ется один из каскадов деления частоты 1-3. Нестабильность задержки относительно строба сигнала на выходе стробируемого делителя частоты тоже равна -(, так как каскад 4 деления переключается сигналом с выхода элемента 6. При поступлении последующих входяБ1х имаульеов работа делителя повторяется аналогично предыдущему, По окончанию строба по шине 8 в момент времени tio стробируемый делитель частоты устанавливается в исходное состояние. При поступлении очередного строба в момент времени tj, стробируемый делитель частоты функционирует аналогичным образом. Таким образом, на выходе делителя частоты выходные (поделенные) импульсы выдаются с нестабильностью задержки выходного импульса относительно строба на --. При увеличении количества дополнительных каскадов деления до п и соответствующем формировании в блоке задержки входных импульсов, задержанных относительно Друг друга на -, величина нестабильности задержки выходного импульса относительно строба равна . Формула изобретения Стробируемый делитель частоты, содержащий m каскадов деления частоты, вход первого из которых соединен с входной шиной, а входы управления всех каскадов деления частоты соединены с шиной стробирующего сигнала, отличающийся тем, что, с целью уменьшения нестабильности задержки выходных .импульсов по отношению к стробирующему, в него введены блок задержки и элемент ИЛИ, входы которого соединены с выходами всех каскадов деления частоты, кроме .последнего, а выход подключен к входу последнего каскада деления частоты, входы всех каскадов деления частоты, кроме первого и последнего, соединены с выходами блока задержки, вход которого соединен с входной щинрй. Источники информации, принятые во внимание при экспертизе 1.Авторское свидетельство СССР № 445988, кл. Н 03 К 23/02, 05.10.72. 2.Проектирование микроэлектронных цифровых устройств. Под ред. Майорова С. А., 1977, с. 146.
«Ч)О
Авторы
Даты
1982-04-15—Публикация
1980-07-02—Подача