Формирователь центра тяжести импульсов Советский патент 1988 года по МПК G04F10/00 

00

м

со

Изобретение может быть использовано для определения временного положения центра тяжести импульсов. Цель изобретения - обеспечение стабильности определения временного положения центра тяжести импульсов в условиях изменения температуры и напряжения питания. Формирователь содержит блок 8 интегрирования, линию 9 задержки, формирователь 10 строба, компаратор 11, D-триггер 15 и шины 1,2 и 3 информационную, измерительного строба и для установки в исходное состояние. Для достижения цели , в устройство введены элемент ИЛИ 12, регистр 13 последовательного приближения, цифроаналоговый преобразователь 14, шины 4, 5, 6 строба коррекции, запуска коррекции и тактовых импульсов, а также образованы новые функциональные связи-. 1 з.п. ф-лы, 3 ил. i О)

фие.1

13

Изобретение относится к импульсной технике, может быть использовано для определения временного положения центра тяжести импульсов и является дополнительным к основному по авт. св. № 1129581.

Целью изобретения является обеспечение стабильности определения временного положения центра тяжести импульсов в условиях изменения температуры, напряжения питания и автома.ти- зации измерений.

На фиг.1 представлена структурная схема формирователя центра тяжести импульсов; на фиг.2 - принципиальная электрическая схема блока интегрирования; на фиг.З - временные диаграммы работы устройства..

Формирователь центра тяжести им- пульсов (фиг.1) содержит информационную шину 1, шину 2 измерительного строба, шину 3 для установки в исходу ное состояние, шину 4 строба коррек ции, шину 5 запуска коррекции, шину 6 тактовых импульсов, выходную шину 7, блок 8 интегрирования, линию 9 задержки, формирователь 10 строба, компаратор 11, элемент ИЛИ 12, регистр 13 последовательного приближения, цифроаналоговый преобразователь (ЦАП 14, D-триггер 15.

Информационная шина 1 соединена с первым входом блока 8 интегрирования, первьй выход которого соединен с линией 9 задержки, выход которой соединен с первым входом компаратора 1 1 и входом формирователя 10 строба, выход которого соединен с первым входом элемента ИЛИ 12, выход которого соединен 2 с входом стробирова- ния компаратора 11, выход которого соединен с информационным, входом регистра 13 и С-входом триггера 15, S-вход которого соединен с шиной 2 измерительного строба и входом стро- бирования блока 8 интегрирования, вход сброса в нуль которого соединен с шиной 3 установки в исходное состояние и R-входом iD-TpHrrepa 15, выход которого соединен с выходной шиной 7 формирователя, вход коррекции блока 8 интегрирования соединен с выходом ЦДЛ 14, вход которого соединен с выходом регистра 13, вход коррекции которого соединен с шиной 5 запуска коррекции, вход тактирования регистра 13 соединен с шиной 6 тактовых импульсов, второй вход эле

5

1

д

5

0 0

5

0

5

0

5

73-2

мента ИЛИ 12 соединен с шиной 4 строба коррекции, второй вход компаратора 11 соединен с вторым выходом блока 8 интегрирования, D-вход триггера 15 соединен с шиной нулевого уровня.

Блок 8 интегрирования (фиг.2) содержит вход 16 сброса в нуль, инфор- мационньй вход 17, вход 18 стробиро- вания, первьй и второй резисторы 19 и 20, первый полевой транзистор 21, первьй биполярньй транзистор 22, интегрирующий конденсатор 23, второй биполярньй транзистор 24, третий резистор 25, второй полевой транзистор 26, четвертьй резистор 27, третий биполярный транзистор 28, Пятьй шестой, седьмой резисторы 29, 30 и 31, первый выход 32, второй выход 33, вход 34 корректирующего напряжения, общую шину 35, шину 36 питания Е.

Вход 16 сброса в нуль соединен с затвором первого полевого транзистора 21, исток которого соединен с первым входом конденсатора 23, затвором полевого транзистора 26 и коллектором транзистора 22, база которого через резистор 19 соединена с инфор- мационньм входом 17 и коллектором транзистора 24, база которого через резистор 20 соединена с входом 18 стробирования, эмиттер транзистора 24 соединен с общей шиной блока и первыми входами резисторов 25, 27 и 29, змиттер транзистора 24 соединен с вторым входом резистора 25, исток полевого транзистора 26 соединен с вторым входом резистора 27 и базой транзистора 28, эмиттер которого соединен с вторым входом резистора 29, первым выходом 32 блока и первым входом резистора 30, второй вход которого соединен с вторым выходом 33 блока и первым входом резистора 31, второй вход которого соединен с входом 34 корректирующего напряжения, сток транзистора 21, второй вход конденсатора 23, сток транзистора 26, коллектор транзистора 28 объединены между собой и соединены с шиной 36 питания блока.

Устройство работает следующим образом.

Последовательность выполнения режима корректирования и режима определения центра тяжести задается по шинам 2-6 сигналами в логических уровнях. Источником таких сигналов в измерительной оптико-электронной системе является хронизатор, он же задает и частоту вьтолнения режима корректирования.

Установка устройства в исходное состояние и сброс блока 8 в О осуществляется сигналом (фиг.За), посту- пающим на шину 3 в момент времени t О (фиг.З). Сигнал высокого логического уровня вызывает замыкание ключа на транзисторе 21 и напряжение на коллекторном выходе транзисторного интегрирующего каскада устанавливается близким к Е„. С небольшими потерями в повторителях на транзисторах 26 и 28 напряжение с выхода интегрирующего каскада (фиг.Зж, кривая I) поступает на первьш выход 32 блока 8 интегрирующего каскада, связанного через линию 9 задержки с первым сигнальным входом компаратора 11. При этом на втором выходе 33 блока 11 - отводе делителя на два, верхним концом соединенного с первым выходом 32 блока 11, имеется отличное от нуля напряжение (полагаем, что корректиру- кндее напряжение еще не формировалось, или в результате изменения дестаби- лизирунмцих факторов величина корректирующего напряжения требует изменения). Поскольку отвод делителя на два соединен с вторым входом компаратора 11, то напряжение на втором сигнальном входе и 2 отличается от напряжения на первом сигнальном входе и на величину /JU. Указанное разностное наТфяжение должно быть сведено к нулю в режиме коррекции, который может вьтолняться по окончании установочного импульса.

Строб режима коррекции, предшествующий сигналу запуска режима коррекции, в момент времени t (фиг.36) через элемент ИЛИ 12 поступает на стробирующий вход компаратора 11 (фиг.Зз) и разрешает его работу. В результате в момент времени t j на выходе компаратора 11 формируется сигнал уровня логической единицы, соответствующий случаю Uf 7 Uj. Этот сигнал поступает на информационный вход регистра 13 последовательного приближения. Перепад 0-1 не является рабочим для триггера 15, установленного в момент времени t О в нулевое состояние.

После поступления строба на шину 4 в момент времени t« на шину 5 поступает сигнал запуска режима коррек- шину 2 в момент времени ti закрьшаетции нулевого уровня (фиг.Зв), устанавливающий по стартовому входу регистр 13 старший разряд в нулевое, а все остальнь1е - в единичное состояние. Коду 01...1 на выходах регистра 13 соответствует напряжение /2, где Don опорное напряжение, выбираемое из условий и ,„7/ Е

0 Поскольку для случая на фиг.З в результате возрастания U цорр стало Ui Uj, то в момент времени tj компаратор 11 формирует сигнал логического нуля (фиг.Зи) и в триггер 15 запи5 сывается нулевой сигнал с информационного входа, т.е. состояние триггера 15 не изменяется. Регистр 13 находится в исходном состоянии 01...1 до окончания импульса запуска режи0 ма коррекции в момент времени t. По окончании импульса запуска регистр 13 осуществляет запись логических уровней, действующих на информационном входе регистра, по фронтам так5 товых импульсов, начиная с момента времени tj. Напряжение с выхода циф- роаналогового преобразователя 14 поступает на вход 34 для корректирующего напряжения блока 8, изменяя ве0 личину напряжения U,. Компаратор 11 сравнивает напряжения на сигнальных входах. Если U, U, то компаратор вьфабатьшает сигнал логической единицы, в противном случае - уровень логического нуля (фиг.Зи). Сигнал с выхода компаратора, поступая на информационный вход регистра 13, устанавливает старший разряд регистра 13 в состояние, соответствующее уровню сигнала на выходе компаратора 11 при действии фронта тактового импульса на шине 6. Одновременно следующий, более младший разряд регистра сбрасывается в нулевое состояние. Таким образом, установление корректирующего напряжения на ::входе 34 блока 8 производится по методу поразрядного взвешивания.

По окончании п тактов, где п число разрядов регистра 13, действие сигнала на шине 4 строба коррекции прекращается в момент времени t, при этом разность напряжений на сигнальных входах компаратора 11 dU равна

ли и - Uj ±и„„/2-2

При поступлении измерительного

5

0

5

5

строба длительностью Т.. (фиг.Зд) на

15

ся транзисторньй ключ на транзисторе 24 и сигнал с информационной шины 1 i поступает в базу интегрирующего каскада, что вызывает соответствующее изменение потенциала на его выходе.

8этот же момент времени t происходит установка триггера 15 в состояние 1 (фиг.Зк), т.е. формируется фронт выходного импульса. Через повторители ю на транзисторах 26 и 28 выходное напряжение интегрирующего каскада (фиг.Зж, кривая 1) поступает на вход линии 9 задержки и на вход делителя напряжения на два на резисторах 30

и 31. Напряжение с отвода (выход 33) этого делителя (фиг.Зж, кривая II) поступает на второй сигнальный вход компаратора 11, на первьй сигнальный вход которого посту- 20 пает напряжение с выхода линии

9задержки (фиг.Зж, кривая I), задержанное по отношению к сигналу, действующему на втором сигнальном входе компаратора. С выхода линии 9 задерж-25 ки напряжение U поступает также на вход формирователя 10 строба, который при уменьшении напряжения на его входе в момент времени t срабатывает

и формирует строб, который через эле- jg мент ИЖ 12 поступает на стробирующий вход компаратора 11, разрешая работу (фиг.Зз). Вследствие соответствующего неравенства входных сигналов компаратор 11 переходит в момент времени tg в состояние 1. В момент времени tj, когда напряжения с выхода линии 9 задержки и выхода 33 блока 8 интегрирования сравниваются (фиг.Зж), происходит обратное переключение компаратора 11, вызывающее переключение из 1 в О триггера 15 по его син- хровходу, поскольку на информационном входе постоянно действует сигнал логического нуля.

Таким образом формируется срез выходного сигнала формирователя, характеризующего центр тяжести входного. сигнала. Длительность Т (фиг.Зк) является временной координатой центра тяжести и сигнала, смещенной от начала измерительного строба на t.

Импульсы, поступивщие на информационную шину 1 формирователя после окончания измерительного строба, не 55 вызывают изменения выходного напряжения интегрирующего каскада, .;(так как замьжаются на общую шину через

13741736

ограничительный резистор 19 и открытый ключ на транзисторе 24.

35

40

45

50

В момент времени t происходит установка исходного состояния формирователя (сброс О блока 8) импульсом по шине 3 формирователя.

Ф о р м у л а изобретения

и автоматизации измерений, в него введены шина строба коррекции, шина запуска коррекции, шина тактовых импульсов, регистр последовательного приближения, цифроаналоговый преобразователь и элемент ИЛИ, первый вход которого соединен с выходом формирователя строба, шина строба коррекции соединена с вторым входом элемента ИЛИ, выход которого соединен со стро- бирующим входом компаратора, выход которого соединен с информационным входом регистра последовательного приближения, выход которого соединен с входом цифроаналогового преобразователя, выход которого соединен с входом для корректирующего напряжения блока интегрирования., шина запуска коррекции соединена с входом коррекции регистра последовательного приближения, тактовый вход которого соединен с шиной тактовых импульсов формирователя.

I

0

5

g

5

5

0

5

0

В момент времени t происходит установка исходного состояния формирователя (сброс О блока 8) импульсом по шине 3 формирователя.

Ф о р м у л а изобретения

и автоматизации измерений, в него введены шина строба коррекции, шина запуска коррекции, шина тактовых импульсов, регистр последовательного приближения, цифроаналоговый преобразователь и элемент ИЛИ, первый вход которого соединен с выходом формирователя строба, шина строба коррекции соединена с вторым входом элемента ИЛИ, выход которого соединен со стро- бирующим входом компаратора, выход которого соединен с информационным входом регистра последовательного приближения, выход которого соединен с входом цифроаналогового преобразователя, выход которого соединен с входом для корректирующего напряжения блока интегрирования., шина запуска коррекции соединена с входом коррекции регистра последовательного приближения, тактовый вход которого соединен с шиной тактовых импульсов формирователя.

I

J

ЛЛЯЛЛЛt 4f