Устройство для контроля @ -канальной системы управления вентильным преобразователем Советский патент 1982 года по МПК H02H7/12 H02M1/18 

(5) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ п-КАНАЛЬНОЙ СИСТЕМЫ УПРАВЛЕНИЯ ВЕНТИЛЬНЫМ ПРЕОБРАЗОВАТЕЛЕМ

1

Изобретение относится к электротехнике и может быть применено в системах защиты и управления вентильными преобразователями.

Известно устройство контроля неисправности импульсного фазосмещающего устройства управления вентильным преобразователем, содержащее цепь разряда конденсатора, синхронизируемую фазосдвигающйм блоком и Дискриминатор по уровню S Недостатком известного устройства является относительно большое время обнаружения неисправности, достигающее длительности полупериода напряжения сети.

Наиболее близким к изобретению по технической сущности является устройство для контроля п-канальной системы управления вентильным преобразователем, содержащей формирователи импульсов управления по числу выходов, состоящее из R -триггера и п

каналов,, каждый из которых содержит блок логической равнозначности, образованный двумя двухвхрдовыми элементами И, выходами подключенными к соответствующим входам элемента ИЛИ 2.

Недостатком известного устройст-, ва является низкая надежность контроля, обусловленная задержкой сигнала на его выходе на одну шестую часть периода напряжения сети.

Цель изобретения - повышение надежности контроля исправности системы управления вентильным преобразователем.

Поставленная цель достигается тем, что устройство снабжено элементом задержки заднего фронта импульса, элементами задержки состояния логической равнозначности в каждом канале и дополнительным элементом И, а один элемент И в каждом блоке логической равнозначности выполнен с

инверсныни входами, причем первые инверсные входы одного и вторЪ1е входы другого элементов И блоков логической равнозначности подключен к элементу задержки заднего фронта импульсов, вход которого предназначен для подключения ко входам формирователей импульсов управления, соединенным в одну точку, вторые инверсные входы одного и первые входы другого элементов И блоков логической равнозначности предназначены для подключения к выходу формировате.ля импульсов управления соответствующего канала, выходы блоков логической равнозначности каждого кана/ia через элементы задержки состояния логической равнозначности подключены к соответствующему входу дополнигельного элемента И, шиходом подключенного к RS-триггеру,

На чертеже представлена структурная схема устройства для контроля п-канальной системы управления вентильным преобразователем.

Устройство содержит п каналов, каждый из которых содержит блок 1 логической равнозначности, образованный двумя двухвходовык 1 элементами И 2 и 3, выходами подключенными к соответствующим входам элемента ИЛИ k, который через элемент 5 задержки состояния логической равнозначности подключен к соответствующему входу дополнительного элемента И 6, выходом подключенного к установочному входу RS-триггера 7- Элемент

8задержки заднего фронта импульса выходом подключен к первым инверсным входам одного и вторым входом другого элементов И 2 и 3 блоков 1 логической равнозначности, а вход его предназначен для подключения к соединенным вместе входам формирователей 9 импульсов управления/ Вторые инверсные входы одного и первые входы другого элементов И 2 и 3 блоков

1 логической равнозначности в каждом цэнале соединены вместе.и предназначены для подключения к выходу фор мрователя импульсов управления соотлетствующего канала.

Устройство работает следующим образом.

Выходные импульсы формирователей

9импульсов управления сравниваются в блоках 1 логической равнозначности с задержанным по заднему фронту импульсом управления с элемента 8 задержки по заднему фронту импульса. При этом на выходе блока 1 логической равнозначности первого канала присутствует логическая единица, так как .уг задержка времени элемента 8 задержки по заднему фронту импульса установлена соответствующей по величине, а на выходе блока

1 логической равнозначности к-ого канала присутствует ложный сигнал неравнозначности, т. е. логический нуль. Поэтому, для исключения ложного срабатывания сигналы с блоков

1 логической равнозначности задерживают на соответствующую величину времени с помощью элементов 5 задержки состояния логической равнозначности в каждом канале. .

Задержанные таким образом сигналы с блоков 1 логической равнознач,ности поступают на соответствующие входы дополнительного элемента И 6. В случае прохождения через все формирователи 9 импульсов управления импульсов управления на выходе дополнительного элемента И 6 присутствует сигнал логическая единица который не меняет состояния триггера

7. В случае неисправности одного из каналов системы управления на выходе соответствующего блока логической равнозначности появляется логический нуль. Соответственно на выходе

дополнительного элемента И появляется логический нуль, который перебрасывает RS-триггер 7. Сигнал с выхода RS-триггера 7 подтверждает аварийное состояние системы управления. Быстродействие обнаружения неисправности определяется дискретностью высокочастотного заполнения импульса управления.

Таким образом, изобретение обеспечивает повышения быстродействия контроля неисправности.системы управления вентильным преобразователем.

Применение изобретения позволяет повысить надежность контроля исправности системы управления вентильным преобразователем за счет увеличения быстродействия.

Формула изобретения

Устройство для контроля п-канальной системы управления вентильным преобразователем, содержащей формирова тели импульсов управления по числу выходов, состоящее из RS-триггера и п каналов, каждый из которых содержит блок логической равнозначности, образованный двумя двухвходовыми эле ментами И,выходами подключенными к с ответствующим входам элемента ИЛИ, отличающееся тем, что, с целью повышения надежности контроля, оно снабжено элементом задержки заднего фронта импульса, элементами задержки состояния логической равнозначности в каждом канале и дополнительным элементом И, а один элемент И в каждом блоке логической равнозначности выполнен с инверсными входами, причем первые инверсные входы одного и вторые входы другого элементов И блоков логической равнозначности подключены к элементу задержки заднего фронта импульсов. 0 вход которого предназначен для подключения ко входам формирователей импульсов управления, соединенным в одну точку, вторые инверсные входы одного и первые входы другого элементов И блоков логической равнозначности предназначены для -подключения к выходу формирователя импульсов управления соответствующего канала, выходы блоков логической равнозначности каждого каналу через элементы задержки состояния логической равнозначности подключены к соответствующему входу дополнительного элемента И, выходом подключенного к RS-триггеру. Источники информации, принятые во внимание при экспертизе 1.Заявка Японии ff , кл. Н 02 М 1/08, 1977. 2.Авторское свидетельство СССР № 535657, кл. Н 02 Н 7/10, 1972.