Система передачи и приема дискретной информации Советский патент 1982 года по МПК H04L27/00 H04L7/10 

(54) СИСТЕМА ПЕРЕДАЧИ И ПРИЕМА ДИСКРЕТНОЙ

1

Изобретение относится к технике эпек.тросвязи и может использоваться при разработке аппаратуры передачи данных реального масштаба времени.

Известна система передачи и приема дискретной информации, содержащая на передающей стороне блок формирования сигналов управпения, первый и второй выходы которого подключены соответственно к входам блока фазирования и блока управления, выход которого соединен с периыми входами кодера и бпока формирования структуры кодограммы, второй и третий входы которого соединены соответственно с третьим выходом бпока фор-,5 мирования сигналов управпения и выходом кодера, к второму входу которого подключен четвертый Ш11Ход бпока формирования сигналов управпения, пятый выход которого подключен к первому входу 20 к лмутатора, второй и третий входы которого соединены соответственно с выходами блока фазирования и блока формирования структуры кодограммы, а на приИНФСРМАЦИИ

емной стороне - Дешифратор, блок формирования сигналов обмена, к первому входу которого подключен первый выход формирователя сигналов управлейия, второй и третий выходы которого соединены соответственно с первыми входами декодера, и блока выделения информации, второй вход которюго соединен со вторым входом декодера и входом анапйзатора,Ьыход которого подключен к входу формирователя сигналов управления, причем выход декодера соединен со вторым входом бпока формирования сигналов обмена LI.

Однако известная система имеет низкую скорость передачи.

Цепь изобретения - повышение скорое- . ти передачи.

Поставленная цель достигается тем, что в систоле передачи и приема дискрет ной информа1ши, содержащей на передающей стороне блок формирования сигналов управления, первый и второй выходы Ко торого подкгаочены соответственно к вхо дам блока фазирования и блока управления, выход которого соединен с первыми входами кодер и блока формирования структуры кодограммы, второй и третий входы которого соединены соответственно с третьим выходом блока формирования сигналов управления и выходом коде ра, к второму входу которого подключен четвертый выход блока формирования сигналов управления, пятый выход которого псйкдючен к первому входу коммутатора, второй и третий входы которого соединены соответственно с вь ходами блока фазирования и блока формирования структуры кодограммы, а на приемной стороне - Дешифратор, блок формирования сигналов обмена, к первому входу ко торого подключен первый выход формирователя сигналов управления, второй и третий выходы которого соединены соответственно с первыми входами декодера, и блока выделения информации, второй вход которого соединен со вторым вхо- Дом Декодера и входом анализатора, выт Ход которого подключен к входу формирователя сигналов управления, причем выход Декодера соединен со вторым входом блока формирования сигналов обмена, на передающей стороне введены приемник сигналов обратной связи и последовательно соединённые дешифратор и датчик эталонных сигналов, выход которого подключен к четвертому входу блока формирования структуры кодограммы, а выход приемника сигналов обратной связи подключен к Первому дополнительному входу блока управпейия, второй дополнительный вход которого соединенсо в«)дом дешифратора, второй выход которого подключен к входу блока формирования сигналов-управления, на приемной стороне введены передатчик сигнапов обратной связи, решающий блок, датчий импупьсов, блок так тобой синхронизации, блок цикловой синтсрокизации, эталонный датчик, блок еравнёния, счетчики, вычислительные блоки, блок выделения искаженных кодограмм формирователь длительности кодограмм, элемент ИЛИ и переключающий блок, выходы которого соединены с третьим входом блока формирования сигналов обмена, вхрйом анализатора, входами блоков такт6)ЬЙ и цикловой синхронизации и первым входом блокб сравнения, второй вход которого соединен с выходом блока тактовой синхронизации и первым входом эталонного датчика, второй вход и выход которого соединены соответственно с выХОДОМ блока цикловой синхронизации и третьим входом блока сравнения, выход которого подключен к первому входу блока вьщеления искаженных кодограмм и входу первого счетчика, выход которого соединен с первым входом первого вычислительного блока, к второму входу которого подключен выход второго счетчика, вход которого соединен с выходом блока тактовой синхронизации, первым входом формирователя длительности кодограмм и входом датчика импульсов, выходы которого подключены к перв.ому входу решающего блока, первому входу второго вычислительного блока и второму входу первого вычислительного блока, выход которого соединен со вторым входом решающего бпока, третий вход и выход которого соединены соответственно с выходом второго вычислительного блока и входом передатчика сигнапов обратной связи, к соответствующему входу которого подключен третий выход формирователя сигналов управления, при этом выход дешифратора соединен со входом перекгаочаюшего блока и вторьш входом формирователя длительности кодограмм, выход которого подключен к входу третьего счетчика и к второму входу блока выделения искаженных кодограмм, выход которого соединен с первым входом элемента ИЛИ, второй вход и выход которого соединены соответственно с выходом декодера и взсодом четвертого счетчика, выход которого подключен к второму входу второго вычислительного бпока, третий вход которого соединен с выходом третьего счетчика. На фиг. 1 представлена структурная электрическая схема передающей стороны предложенной системы передачи и приема Дискретной информации; на фиг. 2 то же, приемной стороны. Систекш передачи и приема дискретной информации состоит из передающей стороны (фиг. 1}, которая содержит дешифратор 1, блок 2 формирования сигналов управления, блок 3 фазирования, блок 4 управления, кодер5, блЪк 6 формирования структуры кодограммы, коммутатор 7, датчик 8 эталонных сигналов И приемник 9 сигналов обратной связи, и из приемной стороны (фиг, 2), которая содержит дешифратор Ю, переключающий блок 11, декодер 12, анализатор 13, блок 14 выделения информации, блок 15 формирования сигналов обмена, формирователь 16 сигналов управления, блок 17 анализа эталонных сигналов, состоящий 59 из блока 18 тактовой синхронизации, бпока 19 цикловой синхронизации, эталонного датчика 2О и бпока 21 сравнения, блок 22 оценки достоверности принимаемых симвопов, состоящий из первого и второго счетчиков 23 и 24 соответ ственно и первого вычислительного блока 25, Датчик 26 импульсов, решающий блок 27, блок 28 оценки достоверности принимаемых кодограмм, состоящий из блока 29 вьшеления искаженных кодограмм, формирователя 30 длительности кодограмм, элемента ИЛИ 31, третьего и четвертого счетчиков 32 и 33, соответственно и второго вычислительного блока 34, передатчик 35 сигналов обратной связи. Система работает следующим образрм На дешифратор 1 из оконечного обору дования даннь1Х (ООД) (на чертеже показан) поступают служебные признаки, под действием которых дешифратор 1 устанав ливает режим передачи эталонных сигналов или режим передачи рабочей информации, а также устанавливает выбранную ООД длину кодограммы. Если от ООД поступает признак рабочая информация, то появляется сигнал на втором выходе дешифратора 1, под действием которого блок 2 формирования сигналов управления включает блок 3 фазирования, который передает с определен ным циклом фазовую комбинацию. Одновременно со второго выхода блока 2 фор мирования сигналов управления через бло 4 управления на кодер 5 и блок 6 формирования структуры кодограммы подается сигнал;определяющий длину кодограммы. После этого в блок 4 управления вводом данных поступает рабочая инфорьмация из ООД, которая затем поступает в кодер 5| где на основании информации формируется проверочная группа с целью помехоустойчивой передачи, а также в блок 6 формирования структуры кодограм мы. В блоке 6 формирования структуры кодограммы из служебных признаков, поступающих из бпока 2 формирования сиг налов управления, информации, поступающей из блока,4 управления вводом данных, и проверочной группы - из кодера 5, формируется кодограмма определенной структуры, содержащая служебные призн ки рабочая информация и длина кодограммы, собственно информацию и проверочную группу помехоустойчивого кода. Кодограмма поступает в коммутатор 7, который под действием сигнала со вт рого выхода дешифратора 1, подаваемого 66 на второй вход коммутатора 7 через бпок 2 формирования сигналов управления, выдает по соответствующему выходу в канал связи фазовую комбинацию или рабочие информационные кодограммы (кодовые комбинации). Поток донесений в системах передачи радиолок шионной информации является нестационарным, поэтому между донесениями, т.е. рабочими кодограммами могут быть паузы с различной длительностью. В предложенной системе эти паузы используются для передачи эталонных сигналов, с помощью которых осуществляется оценка параметров канала передачи данных. Имея информацию о состоянии канала и зная зависимость между показателями эффективности системы и параметрами канала связи, в данной системе решается задача оптимизации, с целью максимизации относительной ско- |рости передачи при одновременном вы полнении ограничений, заданных на другие параметры системы. При появлении пауз в передаваемой рабочей информации на дешифратор 1 из ООД поступает служебный признак эталонная информация . Под действием сигнала на втором выходе дешифратора 1, блсяс 2 формирования сигналов управления включает блок 3 фазирования, который передает с определенным периодом комбинацию циклового фазирования. Одновременно со второго выхода бпока 2 формирования сигналов управления через бпюк 4 управления на блок 6 формирования структуры кодограммы поступает сигнал, определяющий длину кодограммы. Затем под действием управляющего сигнала с выхода дешифратора 1 включается датчик 8 эталонных сигналов. Датчик 8 выраба . тывает псевдослучайную двоичную последовательность известной структуры. Информация с датчика 8 поступает на вход блока 6 формирования структуры кодограммы. Одновременно в блоке 6 из служебных признаков, поступающих от бпока 2 формирования сигналов управления и блока 4 управления, а также информации, поступаюшей из датчика 8, формируется кодограмма, содержашая служебные признаки эталонная информация и длина кодограммы и собственно эталонную информацию. Сформированная кодограмма поступает в коммутатор 7, котчэрый выдает на выход фазовую комбинацию и кодограммы с этапонной информацией. На приемной стороне принятая из прямого каиапа связи информация поступает на дешифратор 10, который определяет 7Q4 принадлежность кодограммы рабочей ипи эталонной информации и фиксирует длиьгу кодограммы. Если кодограмма принадлежит рабочей информации , то она с выхода дешифратора 10 через переключающий блок 11 поступает на декодер 12 и анализатор 13, где происходит декодированиеинформации/ которые работают по известным принципам. Кодограмма из канала связи через переключающий блок 11 поступает также на блок 14,/работы которого как и работа блока 15 формирования сигналов обмена, управляется формирователем 16 сигналов управления. Блок -14 на со- ответствуюшем выходе вьщает потребителю только информационную часть кодограммы, при этом в зависимости .от резу гътатов работы декодера 12 бпок 15 формирования сигналов обмена сопровож- дает. выдаваемую информацию признаков верно или неверно. Если кодограмма принадлежит эталон ной информации то она с выхода дешифратора 10 поступает через переключаюший блок 11 в бпок 17 анализа эталонных сигналов на входы блока 18 тактовой синхронизации и блока 19 цикловой синхронизации. Блок 18 обеспечивает синхронную работу эталонного датчика 20 и датчика 8 эталонных сигналов. Бло 19 цикловой синхронизации обеспечивает синфазную работу эталонного датчика 20 на приемной стороне (фиг. 2) и датчика 8 на передающей стороне (фиг. 1). С момента достижения синфазности по циклу между датчиком 20 на приемной стороне и датчиком 8 на передающей сто роне в блок сравнения 21, подаются две одинаковые по структуре и согласованные по времени последовательности, которые сравниваются поразрядно. Если под действием помех в прямом канале связи значения элементов эталонного сигнала на входе блока 17 анализа эталонных сигналов изменяются, то на выходе бпока 21 сравнения выдаются сиг налы ошибок, сопровождаемые тактовыми импульсами с выхода блока 18 тактовой синхронизации. Сигналы ошибок и тактовые импульсы поступают в блок 22 оценки достоверности принимаемых символов соответственно на первый счетчик 23 и второй счетчик 24. Выходы обоих счетчиков 23 и 24 подключены к первому вы числительному блоку 25, который осуществляет оценку вероятности искажения двоичных симвопов путем депения копи- i чества искажегшых симвопов, попученных 68. в первом счетчике 23, на количество принятых СИМВОПОВ, полученных во втором счетчике 24. Оценка вероятности искажения двоичных символов РО осуществляется в течение доверительного времени, задаваемого датчиком 26 импульсов. Датчик 26 вьтолнен в виде делителя импульсов, на вход которого поступают сигналы тактовой частоты с выхода бпока 18 тактовой синхронизации. Одновременно сигналы ошибок и тактовые импульсы поступают в блок 28 оценки достоверности прини1 Лемых кодограмм соответственно на блок 29 выделения искаженных кодограмм и формирователь 30 длительности кодограмм, который выполнен в виде делителя частоты с управляемым коэффициентом счета, Формироватепь 30 в соответствии с информацией, содержащейся в служебном признаке длина кодограммы, вырабатываемом дешифратором 10, формирует на своем выходе сигналы, период следования которых равен длительности принимаемых из канала связи кодограмм, Блок 29 осуществляет выделение искаженных кодограмм с эталонной информацией, т.е. кодограмм, содержащих хотя бы один искаженный символ. Если в течение длительности периода очередной кодограммы на блок 29 выделения искаженных кодограмм поступит с выхода блока 21 сравнения хотя бы одна ошибка, то блок 29 в конце длительности периода кодограммы выдает сигнал, который через элемент ИЛИ 31 поступает на четвертый счетчик 33. Общее количество принятых кодограмм фиксируется третьим счетчиком 32. Второй вычислительный бпок 34 осуществляет вычисление вероятности искажения кодограмм Р(,И), т.е. вероятности появления одного или более искаженных двоичных символов в кодограмме длиной п символов, путем депения количества искаженных кодограмм, получен ных в четвертом счетчике 33, на общее количество кодограмм, полученных в третьем счетчике 32, Оценка вероятности искажения кодограмм, так же, как и вероятности искажения символов, осуществляется в течение доверительного времени, задаваемого датчиком 26 импульсов. Отличие состоит в том, что вероятность искажения кодограммы Р ( 1, И ) оценивается как при передаче рабочей информации, так и при передаче эталонных сигналов. При декодировании рабочей информации в случае, если декодер 12 обнаруживает напичие ошибок в кодограмме, сигнап с выхода декодера 12 через элемент ИЛИ 31 фиксируется четвертым счетчиком 33 искаженных кодограмм. Результаты численных оценок вероятности искажения символов с выхода первого вычислительного блока 25 блока 22 оценки достоверности принимаемых символов и вероятности искажения кодеграмм с выхода второго вычислительного блока 34 блока 28 оценки достоверности принимаемых кодограмм поступает на решающий блок 27. Решающий блок 27 осуществляет усреднение значений FJj и Р(5;1,И ) в течение доверительного времени, определяемого датчиком 26 импульсов статистического сброса, а также про изводит вычисление показателя группирования ошибок оС Вычисление значения о решающим блоком 27 основано н:а извест ном соотношении вероятностью искансения кодограмм Р(1,И), вероятнос тью искажения двоичного символа Рр и длиной кодограммы И. Таким образом, в конце текущего доверительного интервала измерения в ре- щаюшем блоке 27 имеется интегральная оценка параметров канала передачи данных. Решающий блок 27 вводит в передатчик 35 сигналов обратной связи информацию о состоянии канала связи. Передатчик 35 формирует кодограмму, содержащую информацию о вероятности искажения символов РО , вероятности искажения кодограмм Р{ 1, и), показ ателе группования ошибок с и дтше кодограммы И, которая в конце каждого цикла измерения поступает на выход для передачи по каналу обратной связи. Кодограмма, содержащая информацию о состоянии канала передачи данных, поступает в приемник 9 сигналов обратной связи, который производит декодирование кодограммы и выдает через блок 4 управления результаты оценок параметров : канала передачи данных на, ООД, которое в соответствии с полученными оценками состояния рабочего канала связи устанавливает параметры кодограммы, в том числе ее длину такими, чтобы обеспечить максимальную относительную скорость пе редачи при одновременном выполнении ограничений, заданных на другие параметры системы. Эффективность предложенной системы заключается в повышении пропускной спо собности при ее использовании на каналах связи с изменяющейся во время ве- роятностью ошибок и переменным группированием ошибок. Формула изобретения Система передачи и приема дискретной информации, содержащая на передающей стороне блок формирования сигналов управления, первый и второй выходы которого подключены соответственно ко входам блока фазирования и блока управления, выход которого соединен с первыми входами кодера и блока формирования структуры кодограммы, второй и третий входы которого соединень соответственно с третьим выходом блока формирования сигналов управления и выходом кслера, ко второму входу которого подключен четвертый выход блока формирования сигналов управления, пятый выход которого подключен к первому входу коммутатора, второй и третий входы которого соединены соответственно с выходами блока фазирования и блока формирования структуры кодограммы, а на приемной сторонедешифратор, блок формирования сигналов обмена, к первому входу которого под - ключен первый выход формирователя сигналов управления, второй и третий выходы которого соединены соответственно с первыми входами Декодера и блока выделения информации, второй вход которого соединен со вторым входом лекоиера и входом анализатора, выход которюго подключен ко входу формирователя сигналов управления, причем клсод декодера соединен со вторым входс л блока формирования сигналов обмена, о / л и чающаяся тем, что, с цепью повышения скорости передачи, на передающей стороне введены приемник сигналов обратной связи и последовательно соединенные дешифратор и датчик эталонных сигналов, выход которого подключен к четвертому входу блока формирования структуры кодограммы, а выход приемника сигналов обратной связи подключен к первому дополнительному входу блока управления, второй дополнительный вход которого соединен со входом дешифратора, второй выход которого подключен ко входу блока формирования сигналов управления, на приемной стороне введены передатчик сигналов обратной связи, решающий блок, датчик импульсов, блок тактовой синхронизации, блок цикловой синхронизацииj эталонный датчик блок сравнения, счетчики, вычислительные блоки, блок выделения искаженных кодо грамм, формирователь длительности кодограмм, элемент ИЛИ и переключающий блок, выходы которого соединены с третьим входсяу блока формирования сигналов , входом анализатора, входа ми блсжов тактовой и цикловой синхрониааиии и первым входом блока сравнения, второй вход которого соединен с выходом блока тактовой синхронизации и первым вхоДсал эталонного датчика, второй вход и выход которого соединены соответственно с выходе блока цикловой синхронизации и третьим входом блока сравнения, выход которого подключен к первому тохору блока выдетения искаженных кодограмм и входу первого счетчика выход которого соединен с первым входом первого вычислительного блока, ко второму входу которого подкгаочен выход второго счетчика, вход которого соединен с выходом блока тактовой синхронизации, первьил входом формирователя длительнос ти кодограмм и входом датчика импульсов, выходы которого подключены к первому входу решающего блока, первому входу второго вычислительного блока и второму входу первого вычислительного блока, выход которого соединен со вторым входом решающего блока, третий вход и выход которого соединены соответственно с выходом второго вычислительного блока и входом передатчика сигналов обратной связи, к соответствующему входу которого подключен третий выход формирования сигналов управления, при этом выход дешифратора соединен со входом переключающего блока и вторым входом формирователя длительности кодограмм, выход которого подключен ко входу третьего счетчика и ко второму входу блока выделения искаженных кодограмм, выход которого соединен с первым входом элемента ИЛИ, втсфой вход и выход которого соединены соответственно с выходом декодера и входом четвертого счетчика, выход которого подключен ко второму входу второго вычислительного блока, третий вход которого соединен с выходом третьего счетчика. . Источники информации, принятые во внимание при экспертизе 1, Авторское свидетельство СССР № 634475, кл. Н 04 U 277ОО, Н 04 U 7/10, 1977 (прототип).

.1