Вычитатель частот Советский патент 1982 года по МПК G06F7/62 

(54) ВЫЧИТАТЕЛЬ ЧАСТОТ

1

Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах автоматического управления и обработки информации.

Известно устройство для получения разностной частоты двух импульсных последовательностей, содержащее триггеры, элементы И и НЕ и формирующее на одном вы.ходе частоту 1вых-1 Ь - fz если fi fg, а на другом - частоту fbbu.z 2 - fi, если 1.

Недостатками устройства являются отсутствие синхронизации, формирование ненормированных по длительности выходных сигналов и низкая помехоустойчивость при воздействии на оба его входа синхронных наведенных помех.

Наиболее близким по технической сущности к предлагаемому является устройство, содержащее первый второй, третий, четвертый, пятый и щестой триггеры, первый, второй и третий элементы И и элемент НЕ, причем вход установки в единицу первого триггера является входом уменьщаемой частоты устройства, вход установки в ноль первого триггера соединен с входом синхронизации устроГнтва, с входом элемента НЕ и с входом установки в ноль четвертого триггера, прямой выход первого триггера соединен с входом установки в единицу второго триггера, вход установки в ноль которого соединен с выходом элемента НЕ и с входо.м установки в ноль пятого триггера, вход установки в единицу которого является входом вычитаемой частоты устройства, прямой выход пятого триггера соединен с входом установки в единицу четвертого триггера, прямой выход второго триггера соединен с входом установки в единицу третьего триггера и с первым в.ходом первого элемента И, второй вход которого соединен с прямым выходом третьего триггера, а выход - с входом установки в ницу щестого триггера и с первы.м входом третьего элемента И, прямой выход четвертого триггера соединен с входом установки в ноль третьего триггера и с первым входом второго элемента И, второй вход которого соединен с инверсным выходом третьего триггера, а выход - с входом установки в ноль шестого триггера, прямой выход которого соединен со вторым входом третьего элемента И, выход третьего апемента И является выходом устройства 2. Недостатками известного устройства являются низкая помехоустойчивость при воздействии на его входы синхронных наведенных помех и ограниченные функциональные возможности, так как оно обеспечивает формирование разностной частоты только при условии, что частота на одном его входе Гумпревышает частоту на другом его входе выч- Это накладывает ограничение на использование вычитателя в системах автоматического управления или системах автоматики, так как в этих системах требуется формирование разностных частот как при , так и при , где fi и 2 - частоты следования входных импульсов. Низкая помехоустойчивость устройства является следствием несимметрии синхронизации триггеров каналов fyM и i. Действительно, синхронная помеха будет всегда устанавливать третий триггер в состояние «О, в результате чего теряется информация о предыдушем входном импульсе, если он пришел по входу f-ум. Это приводит к уменьшению разностной частоты на выходе устройства. Если на основе этого вычитателя реализовать выход разностной частоты fpaw UuH - fvM Р . синхронная Doin yfi Г ООП -уд| Г помеха будет увеличивать частоту следования импульсов на этом выходе. Цель изобретения - повышение помехоустойчивости и расширение класса решаемых задач за счет вычитания из меньшей частоты большей. Поставленная цель достигается тем, что в вычитателе частот, содержашем первый, второй, третий, четвертый и пятый триггеры, первый и второй элементы И, причем первые входы первого и второго элементов И соединены с прямыми выходами второго и четвертого триггеров соответственно, второй вход первого элемента И соединен с прямым выходом третьего триггера, а второй вход второго элемента И - с инверсным выходом третьего триггера, первая шина входной информации соединена с тактовым входом первого триггера, К-входы которого объединены и соединены с шиной нулевого потенциала, 1-входы первого триггера объединены и соединены с его ин версным выходом и с объединенными К-входами второго триггера, 1-входы которого объединены и соединены с прямым выходом первого триггера, прямой выход второго триггера соединен с первым 1-входом третьего триггера, инверсный выход второго триггера соединен с входом установки в ноль первого триггера и с первым К-входом третьего триггера, остальные К-входы третьего триггера объединены и соединены с прямым выходом четвертого триггера, остальные 1-входы третьего триггера объединены и соединены с инверсным выходом четвертого триггера и с входом установки в ноль пятого триггера, третьи входы первого и второго элементов И соединены с инверсными выходами второго и четвертого триггеров соответственно, вторая шина входной информации соединена с тактовым входом пятого триггера, К-входы которого объединены и соединены с шиной нулевого потенциала, 1-входы пятого триггера объединены и соединены с его инверсным выходом и с объединенными К-входами четвертого триггера, 1-входы которого объединены и соединены с прямым выходом пятого триггера, тактовые входы второго, третьего, четвертого триггеров и четвертые входы первого и второго элементов И объединены и соединены с шиной синхронизации устройства, выходы первого и второго элементов И являются первым и вторым выходами устройства соответственно. На фиг. 1 приведена функциональная электрическая схема вычитателя частот; на фиг. 2 - временная диаграмма его работы. Вычитатель частот содержит триггеры 1-5, элементы И 6 и 7, выходные шины 8 и 9, входные шины 10 и 11 и шину 12 синхронизации. Вычитатель частот работает следуюш,им образом. При отсутствии входных импульсов 1ПлС триггеры 1, 2, 4 и 5 находятся в состоянии , а триггер 3 - в состоянии «О, если последнии входной импульс пришел по шине 11, или в состоянии «1 если последний входной импульс пришел по шине 10. Импульсы синхронизации, поступаюц ие с шины 12 на С-входы триггеров 2-4 не меняют при этом их состояние, а также не проходят на выходы элементов И 6 и 7, так как они блокированы по первым входам сигналами с прямых выходов триггеров 2 и 4 соответственно. Импульс с входной шины 10 задним фронтом переключает триггер 1 по С-входу в состояние «1, после чего первый импульс частоты синхронизации, приходящий на шину 12, переключает задним фронтом триггер 2 по С-входу в состояние «1, который при этом устанавливает триггер 1 в состояние «О по R-BXOду, подготавливая его к приему следуюшеГО входного сигнала. Аналогичным образом работают триг ep 5 и 4 при поступлении импульсов на входную шину 11. Если после прихода импульса на входную шину 10 и изменения исходного состояния триггера 2 триггеры 3 и 4 находятся в состоянии «О, то второй импульс частоты синхронизации переключит своим задним фронтом триггер 2 в состояние «О, а триггер 3 - в состояние «14 так как на К-вход триггера 2 с инверсного выхода триггера 1 подан сигнал логической единицы, разрешающий установку триггера 2 в состояние «О, а на первыйи второй 1-входы триггера 3 поданы сигналы логической единицы соответственно с прямого и инверсного выходов триггеров 2 и 4, разрешающие переключение триггера 3 в состояние «1. Если после перек тючения триггера 3 в состояние «1 следующий входной импульс поступит на шину 10, то после установки триггера 2 в состояние «1 задним фронтом первого импульса частоты синхронизации, второй импульс частоты синхронизации пройдет через элемент И 6 на входную шину 8, так как при этом на всех входах элемента И 6 действуют сигналы, соответствующие логической единице. Этот сл-ай соответствует условию , так как при этом возможно поступление подряд друг за другом двух и более импульсов на щину 10. Аналогичным образом, если подряд два или более импульсов придут на шину 11, что соответствует условию выходные импульсы будут формироваться на выходной шине 9. Если после поступления импульса на щину 10 и установки триггера 3 в состояние «1 поступит импульс на шину 11, то после переключения триггера 5 в состояние «1 по С-входу задним фронтом этого импульса и переключения триггера 4 в состояние «1 задним фронтом первого импульса частоты синхронизации второй импульс частоты синхронизации не пройдет через элементы И 6 и 7 на выходы устройства, так как первый из них будет блокирован по первому входу сигналом логического «О с прямого выхода триггера 2, а второй - сигналом логического «О с инверсного выхода триггера 3. При этом задним фронтом второго импульса частоты синхронизации триггер 3 переключится в состояние «О, так как на его К- входы будут действовать сигналы логической «1 с инверсного выхода триггера 2 и прямого выхода триггера 4. Таким образом при поочередном поступлении импульсов по шинам 10 и 11 эти импульсы поглощаются друг другом и не проходят на выходы вычитателя. Аналогичным образом, если на шины 10 и 11 действуют синхронные помехи или совпадаюшие друг с другом входные сигналы, или входные сигналы, приходящие в течение одного периода следования импульсов частоты синхронизации, то они не проходят на выходы 8 и Б устройства и не меняют состояние триггера 3, так как при этом после установки триггеров 1 и 5 в состояние «1 задними фронтами входных сигналов и переключения триггеров 2 и 4 первым импульсом частоты синхронизации элементы И 6 и 7 блокированы сигналами с инверсных выходов триггеров 4 и 2 соответственно, а переключение триггера 3 блокировано по первым I и К-входа.м сигналами логического «О с инверсных выходов триггеров 4 и 2 соответственно, благодаря чему повышается помехоустойчивость устройства. Предлагаемый вычитатель частот имеет существенные преимущества перед известным за счет введения второй выходной щины, а также нового соединения элементов, так как позволяет расширить функциональные возможности устройства, а именно, получить на первом выходе, если вторую развходы второго, третьего, четвертого триггеров и четвертые входы первого и второго элементов И объединены и соединены с шиной синхронизации устройства, выходы первого и второго элементов И являются первым и вторым выходами устройства соответственно.

Источники информации, принятые во внимание при экспертизе

1Авторское свидетельство СССР № 572784, кл. G 06 F 7/385, 1975.

2Авторское свидетельство СССР

№ 658560, кл. G 06 F 7/50, 1977 (прототип). ностную частоту, формируемую на втором выходе, если , а также увеличить его помехоустойчивость к наведенным синхронным помехам. Формула изобретения Вычитатель частот, содержащий первый, второй, третий, четвертый и пятый триггеры, первый и второй элементы И, причем первые входы первого и второго элементов И соединены с прямыми выходами второго и четвертого триггеров соответственно, второй вход первого элемента И соединен с прямым выходом третьего триггера, а второй вход второго элемента И - с инверсным выходом третьего триггера, отличающийся тем, что, с целью повыщения помехоустойчивости и расщирения класса решаемых задач путем вычитания из меньшей частоты большей, первая шина входной информации соединена с тактовым входом первого триггера. К-входы которого объединены и соединены с шиной нулевого потенциала, 1-входы первого триггера объединены и соединены с его инверсным выходом и с объединенными Квходами второго триггера, 1-входы которого объединены и соединены с прямым выходом первого триггера, прямой выход второго триггера соединен с первым 1-входом третьего триггера, инверсный выход второго триггера соединен с входом установки в нуль первого триггера и с первым К-входом третьего триггера, остальные К-входы третьеГО триггера объединены и соединены с прямым выходом четвертого триггера, остальные 1-входы третьего триггера объединены и соединены с инверсным выходом четвертого триггера и с входом установки в нуль пятого триггера, третьи входы первого и второго элементов И соединены с инверсными выходами второго и четвертого триггеров соответственно, вторая шина входной информации соединена с тактовым входом пятого триггера, К-входы которого объединены и соединены с шиной нулевого потенциала, 1-входы пятого триггера объединены и соединены с его инверсным выходом и с объединенными К-входами четвертого триггера, 1-входы которого объединены и соединены с прямым выходом пятого триггера, тактовые

WLTinjmAjmnMnnjmnnRM njirLjumn