Устройство для цифрового управления @ -фазным преобразователем Советский патент 1982 года по МПК H02P13/16 

(54) УСТРОЙСТВО ДЛЯ ЦИФРОВОГО УПРАВЛЕНИЯ m-ФАЗНЫМ ПРЕОБРАЗОВАТЕЛЕМ

Изобретение относится к электротехнике, в частности к. устрюйствам для управления полупроводниковыми вентильными преобразователями. Известно устройство для управления m -фазным преобразователем, которое содержит генератор импульсов, подключенный к тактовым счетчикам, которые логическими выходами соединены с дешифраторами, к другим входам которых подключены информационные выходы реверсивных счетчиков 1 . Однако данное построение устройства для управления требует формирования мат риц дешифраторов на весь диапазон регулирования, т.е. на все состояния счетчиков, что обусловливает недостаточную надежность и завышенный -объем матриц дешифраторов. Наиболее близким к предлагаемому по технической сущности является устройств для управления преобразователем, которо содержит генератор импульсов, подключенный к тактовому счетчику, логическвМИ выходами подключенному к дешифраторам сдвигаемых последовательностей импульсов, к другим входам которых подключены информационные выходы информационного блока, включающего в себя реверсивный счетчик, управляющий дешифратор, триггер знака, элементы И и до полнительньА реверсивный счетчик, управлякицне выходы информационного блока соединены с управлякшшми входами коммутатора, к которому подключены выходы дешифраторов сдвигаемьхх последовательностей, кроме того, устройство содержит дешифратор неодвигаемых последовательностей, подключенный к логическим выходам тактового счетчика 121 , Однако известное устройство содерзкит м дешифраторов сдвигаемых последовательностей, матрица каждого из которых набрана на одну зону регулирования, на которью разбит весь диапазон регулирования. Кроме того, дешифратор несдвигаемых последовательностей импульсов при таком построении подключен ко всем триггерам тактового счетчика, вьщел5Ш констнтуенты единицы, соответствующие каждым значениям коэффициента заполнения. Указанное построение приводит к увеличению объема матриц, отличается аппаратурной избыточностью и ввиду разброса параметров дешифраторов нечетким смешением фаз относительно друг друга. Цель изобретения - упрощение устройства для управления и повьпиение его надежности. Поставленная цель достигается тем, что устройство для управления m -фазным преобразователем снабжено дополнительным счетчиком с гг входами и с разрядностью п , удовлетворяющей условию 2 м , причем счетный вход дополнительного счетчика соединен с выходом старшего разрада тактового счетчика, выходы - с управляющими входами коммутатора и дешифратором несдвигаемых последовательностей, а управл51ющие выходы управляющего дешифратора подключены к входам дешифратора сдвигаемых последовательностей. На чертеже представлено устройство для управления. Предлагаемое устройство содержит генератор 1 импульсов, соединенный с тактовым счетчиком 2, своими логическими выходами подключенным к дешифратору 3 сдвигаемьгх последовательносте Последний выход 4 счетчика 2, представ ляющий собой выход триггера старшего разряда, подключен к логическому входу дешифратора 5 несдвигаемых последова.тельностей. К информационным входам 6-8 дешифратора 3 подключены информационные выходы информаиио1шого блок 9, содержащего реверсивный счетчик 10 с выходом 11, появление сигшзла на котором определяет предельное значение зоны регулирования, т.е. 1/м . Вход 12 сложения и вход 13 вычитания соединены с блоком 14 управления. Одновременно ЭТИ входы подключены через, триггер 15 знака к элементам 16 и 17 И, другие входы которых подключены к вьпсоду 11 реверсивного счетчика 10. Выходы элементов 16 и 17 И подключены к входу 18 вычитания и входу 19 сложения дополнительного реверсивного счетчика 20 который логическими выходами подключе к управляющему дещифратору 21, выходами по числу м подключенному к бяо.ку 22 согласования. Кроме тогчэ, эти же вькходы подключены к дешифратору 3 несдвигаемых последовательностей, выход которого подключен к коммутатору 22. К коммутатору 22 также подключены логические вькоды по числу i« дополнительного счетчика 23, соединенные также с входами дешифратора 5 несдвигаемых импульсов. Устройство работает следующим образом. Первоначально счетчики 2, 10, 20 и 23 и триггер 15 устанавливаются в исхбДное состояние. Исходным состоянием для счетзика 23 является такое, при котором один из его выходов разрешает подачу импульса в первую фазу. При поступлении импульсов с генератора 1 импульсов на тактовый счетчик 2 его триггеры изменяют свои состояния, в соответствии с КОТОРЫМИ пвоичные колы поступают на дешифратор 3. Генератор 1 работает с частотой ф частота переключения тиристоров). После заполнения счетчика 2 на его выходе 4 появляется импульс, который, поступая на дешифратор 5 несдвигаемых последовательностей, появляется на первом его выходе, по которому следует на тиристоры первой фазы. При предлагаемом построении устройства дешифратор 5 значительно упрощен, так как в нем содержатся лишь м элементов И, к одним входам которых подключены соответствующие выходы счетчика 23 и выход счетчика 2. После второго заполнения счетчика 2 сигнал по выходу 4 проходит на его второй выход, поступая во вторую фазу и после м -го заполнения номера на Af-oM выходе. Последующие его заполнения приводят к повторению последовательности подачи несдвигаемых импульсов в фазы преобразователя. После поступления с блока 14 управления одного сигнала по входу 12 сложения информационного блока 9 на имбющийсй в нем реверсивный счетчик. 10 триггеры его занимают, первое состояние. Сигнал, поступающий на вход 12 сложения, одновременно через триггер 15 поступает на один вход элемента 17 И, Учитьшая, что дополнительный рзверсивньй счетчик 20 находится в исходном состоянии, которое определяет собой piaspemeHHe регулировайия в первой зоне, с первого выхода управляющего дешифратора 21 разрешающий сигнал посту1гает на коммутатор 22 corrtacoйания и на дешифратор 3 сдвигаемьсх последовательностей. Этот сигнал позволяет вьщёлять в дешифраторе 3 коды, поступающие со счетчика 2, соответствующие первой зоне регулирования. При совпадении состояний счетчика 2 с состояниями счетчика 10 на выходе дешифратора 3 появляется импульс, который, поступая на блок 22 согласования, проходит в первую фазу преобразователя со смете- 5 ншм во времени относительно импульса, прошедшего по первому входу дешифратора 5, на величину шага дискретизации периода переключения тиристоров. Одновременно изменяется состояние дополни- ю тельного счетчика 23, тем самым сигналом на его выходе разрешая подачу импульсов с дешифратора 5 и коммутатора 22 во вторую фазу (во второй канал управления).15

По мере последуюших заполнений счетчика 2 происходит изменение состояний счетчика 23 и, соответственно, поочередная подача импульсов в фазы преобразователя (в каналы управления). После подачи импульсов в w-ую фазу проадхо-, дит сброс счетчика 23 в исходное состояие и последуюшее повторение циклов

О О О О

1 1 1 1

.1 1 1 1

N

подачи импульсов в фазы преобразователя

со смещением во времени на вел{га111у JL -т м

При достижении коэффициентом заполнения предельного значения зоны регулирования, что происходит при подаче импульсов управления с блока 14 управления по входу 12 сложения на реверсивный счетчик Ю информационного блока 9 с выхода 11 счетчика 10 сигнал поступает на другой вход элемента 17 И, через который далее следует на вход 18 сложения дополнительного реверсивного счетчика 2О, Этот счетчик изменяет свое состоящие, изменяя двоичный код, подаваемый на 21 управления. В данном случае на втором выходе дешифратора 21 управления информационного блока 9 по$юляется управл${кмций сигнал, который поступает на блок 22 согласования и 3, выделяя признак второй зоны регулирования.

О

О О 1 1

о 1

1 О

2 3

1

о о 1

о 1 о

8 9 10 11

1 о о 1

1 о 1 о 1 12 13 14 15

1 TaKffivi признаком является появление единицы в третьем разряде, т.е. :младшие разряды во второй, как и в последую щих зонах, повторяют свои состояния (см. таблицу). В известном техническом решении матрица каждого дешифратора набирается на все состояния младших разрядов, являющиеся общими для всех зон. В дешифратор 3 дополнительно к первой зоне вводится лишь по одному характерному гризнаку с каждой зоны регулирования. Этот признак вводится по входам, подключенным к выходам управляющего дешифратора 21. Такое подключение дает возможность обеспечить регулирование в пределах одной зоны (при подаче одного признака), а подачу импульсов управления в. пределах зоны регулирования в другие фазы со смешением во времени на i/t Т обеспечива ет введение дополнительного счетчика 2 заполнение которого происходит на каждой позиции регулирования при подаче сигнала в и -ую фазу. Таким образом , введение дополнитель ного счетчика, входом связанного с выхо дом тактового .счетчика, а выходами с дешифратором несдвигаемых последовательностей и блоком согласования, и под ключение входов дешифратора сдвигаемы последовательностей к выходам управляю щего дешифратора информационного блока 9 позволяет исключить из устройства (гл -1) дешифраторов сдвигаемых последовательностей и упростить дешифратор нёсдвигаемых последовательностей. Формула изобретения Устройство для цифрового уп эавления уЦ--фазным преобразователем, включающим главные и коммутирующие тиристоры, содержашее. задающий генератор, подключенный к входу тактового счетчика, логические выходы которого соединены с логическими входами дешифратора сдвигаемых последовательностей иьшуль- сов, к информационным входам которого подключены информационные выходы первого реверсивного счетчика, выходы дешифратора сдвигаемых последовательностей импульсов подключены к информационным входам коммутатора, выходы которого предназначены для подключения к комму тирующим тиристорам, входы первого реверсивного счетчика соединены с блоком управления, один из выходов первого реверсивного счетчика подключен к одним входам элементов И, другие входы которых подключены к соответствующим раздельным выходам триггера знака, два раздельных Ъхода триггера знака соединены соответственно с входами первого реверсивного счетчика, выход первого элемента И подключен к суммирующему входу второго реверсивного счетчика, выход второго элемента И подключен к вычитающему входу второго реверсивного счетчика, кшформационные выходы которого соединены с входами управляющего дешифратора, управляющие выходы которого по числу фаз подключены к управляющим, входам коммутатора, логический выход старшего разряда тактового счетчика подключен к входу дешифратора несдвигаемых последовательностей импульсов, выходы которого предназначены для подключения к главным тиристорам, отличающееся тем, что, с целью упрошения и повьшхения надежности, оно снабжено дополнительным счетчиком с м выходами и разрядностью п , удовлетворяющей условию , причем счетный вход дополнительного счетчика соединен с выходом старшего разр$ща тактового счетчика, выходы - с управляющими входами коммутатора и дешифратором несдвигаемых последовательностей, а а управляющие вьрсоды управляющего дещифратора подключены к входам дешифратора сдвигаемых последовательностей. . Источники информации, принятые во внимание при кэкспертизе 1.Авторское свидетельство СССР № 424290, кл. Н 02 Р 13/16, 1971. 2.Авторское,свидетельство СССР № 695473,-кл. Н 02 Р 13/16, 1977.