УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ M-ФАЗНЫМ ТИРИСТОРНО-ИМПУЛЬСНЫМ ПРЕОБРАЗОВАТЕЛЕМ Советский патент 1995 года по МПК H02M1/84 

Изобретение относится к электротехнике, а именно, технике управления тиристорно-импульсными преобразователями постоянного тока.

Известно устройство для управления m-фазным тиристорно-импульсным преобразователем [1] содержащее задающий генератор, подключенный к m тактовым счетчикам, каждый из которых своими логическими выходами подключен к одному дешифратору сдвигаемых последовательностей импульсов, к информационным входам которых подключены логические выходы реверсивных счетчиков, суммирующий и вычитающий входы которых через координирующий элемент подключены к суммирующему и вычитающему выходу блока управления. Однако такие устройства характеризуются низкой надежностью, завышенным количеством элементов.

Наиболее близким по техническому решению является устройство для управления m-фазным тиристорно-импульсным преобразователем, содержащее задающий генератор, подключенный к входу тактового счетчика, выходы которого соединены с логическими входами каждого из m дешифраторов сдвигаемых последовательностей импульсов, а информационные входы каждого дешифратора сдвигаемой последовательности импульсов соединены с информационными выходами реверсивного счетчика. Выход каждого из указанных дешифраторов подключен к одному из m информационных входов блока согласования, m управляющих входов которого подключены к m управляющим выходам реверсивного счетчика, а блок согласования включает m групп логических элементов И по m логических элементов И каждая, вход l-того логического элемента И в каждой группе соединен с выходом дешифратора l-той сдвигаемой последовательности импульсов. Другие входы всех логических элементов И в К-той группе подключены к К-тому управляющему выходу реверсивного счетчика, l-тый логический элемент И в первой группе подключен к l-тому из m выходов блока согласования. В Р-той из оставшихся групп первый и m-ный логические элементы И подключены соответственно к (m-р+2)-ому и к (m-р+1)-ому выходам блока согласования. В m-ной группе К-тый логический элемент И подключен к (К+1)-ому выходу блока согласования. Кроме того, в К-той группе i-тый логический элемент И подключен к (m+i-k+1)-ому выходу блока согласования, а j-тый логический элемент И подключен к (j-К+1)-ому выходу блока согласования. При этом логические выходы тактового счетчика импульсов подключены также к дешифратору несдвигаемых последовательностей импульсов. Где l=1,2.m, Р=2,3.m, К=2,3.(m-1), i=2,3.(К-1), j=К,(m-1).

Недостатком данного устройства является то, что такое построение устройства для управления m-фазным преобразователем не обеспечивает управление m-фазным преобразователем с передачей каналов управления при достижении коэффициентов заполнения значения, равного предельной зоне регулирования каждого канала управления, так как использованный реверсивный счетчик управления может обеспечить передачу каналов управления лишь для двухфазного преобразователя (m=2).

Целью изобретения является улучшение регулировочных свойств устройства для управления m-фазными тиристорно-импульсными преобразователями.

Цель достигается тем, что устройство для управления m-фазным тиристорно-импульсным преобразователем снабжено дополнительным реверсивным счетчиком, управляющим дешифратором, триггером знака и двумя элементами И, причем информационный выход реверсивного счетчика, определяющий состояние реверсивного счетчика, равное (n-число триггеров счетчика), подключен к одним входам элементов И, другие входы указанных элементов И подключены к одному из раздельных выходов триггера знака, два раздельных входа триггера знака соединены соответственно с суммирующим и вычитающим входом реверсивного счетчика, выход первого элемента И подключен к суммирующему входу дополнительного реверсивного счетчика, выход второго элемента И подключен к вычитающему входу дополнительного реверсивного счетчика, информационные выходы упомянутого реверсивного счетчика соединены с входами управляющего дешифратора, а управляющие выходы по числу фаз указанного дешифратора подключены к управляющим входам блока согласования.

На фиг.1 представлена схема устройства для управления m-фазным (4-фазным) преобразователем.

На фиг.2 представлена схема управляющего дешифратора для 4-фазного устройства по фиг.1.

Устройство для управления содержит задающий генератор 1, подключенный к тактовому счетчику 2, логические выходы которого по числу 2n (n число триггеров в счетчике) подключены к логическим входам дешифраторов 3,4,5,6 сдвигаемых последовательностей импульсов. Дешифраторы 3,4,5,6 своими информационными входами подключены к информационным выходам 7, 8 реверсивного счетчика 9, который своими суммирующим 10 и вычитающим 11 входами подключен к управляющему блоку 12. Управляющие выходы 13,14,15,16 соединены с управляющими входами блока 17 согласования. Блок 17 имеет выходы 18, 19, 20, 21 по числу фаз. Кроме того, тактовый счетчик 2 своими логическими выходами подключен к дешифратору 22 несдвигаемых последовательностей импульсов, имеющему выходы 23, 24, 25, 26 по числу фаз, а триггер знака 27 подключен раздельными входами к суммирующему 10 и вычитающему 11 входам реверсивного счетчика 9, а раздельными выходами к элементам И 28, 29. Другие входы указанных элементов И подключены к информационному выходу 30 реверсивного счетчика 9, определяющему состояние счетчика, равное . Выход элемента И 28 подключен к суммирующему входу 31 дополнительного реверсивного счетчика 32, а выход элемента И 29 подключен к вычитающему входу 33 дополнительного реверсивного счетчика 32, который своими информационными выходами соединен с входами управляющего дешифратора 34.

Представленный на фиг. 2 управляющий дешифратор 34 включает в себя диодную матрицу 35,36,37, через которую управляющий выход 13 соединен с триггерами 38, 39, 40 дополнительного реверсивного счетчика 32.

Выход 14 соединен через диодную матрицу 41,42,43 с триггерами 38,39,40. Выход 15 соединен с триггерами 38,39,40 через диодную матрицу 44, 45, 46, а выход 16 подключен к триггерам 38, 39, 40 через диодную матрицу 47, 48, 49.

Устройство для управления работает следующим образом.

При поступлении от блока управления 12 одного сигнала на реверсивный счетчик 9 по суммирующему входу 10 триггеры счетчика 9 займут первое состояние в соответствии с таблицей состояний, составленной для трехразрядного счетчика (n=3).

В соответствии с этим состоянием по информационным выходам 7, 8 реверсивного счетчика 9 поступает двоичный код на дешифраторы 3,4,5,6 сдвигаемых последовательностей импульсов. Одновременно с задающего генератора 1 тактовые импульсы непрерывно поступают на тактовый счетчик 2, изменяя тем самым состояния триггеров последнего. По логическим выходам тактового счетчика 2 двоичный код поступает на дешифратор 22 несдвигаемых последовательностей импульсов, приводя к появлению на выходах 23,24,25,26 несдвигаемых во времени и смещенных во времени относительно друг друга на (Т период переключения тиристоров) импульсов. Одновременно по логическим выходам тактового счетчика 2 коды поступают на логические входы дешифраторов 3,4,5,6. При совпадении первого состояния реверсивного счетчика 9 с состояниями 1-ым, 2 3 тактового счетчика 2 по выходам дешифраторов 3,4,5,6 будут поступать импульсы на блок 17 согласования, сдвинутые во времени на
δ (1) относительно соответствующих импульсов, идущих по выходам 23, 24, 25, 26 и смещенные относительно друг друга на 0,25 Т. Диодная матрица 35, 36, 37 управляющего дешифратора 34 набрана на нулевое состояние (таблица 1) триггеров 38, 39, 40 дополнительного реверсивного счетчика 32. Поэтому вначале регулирования на выходе 13 дешифратора 34 присутствует потенциальный сигнал, который поступает на блок 17 согласования, в котором происходит совпадение сигналов, поступающих с дешифраторов 3, 4, 5, 6 и потенциального сигнала, поступающего по управляющему выходу 13. По мере поступления сигналов на реверсивный счетчик 9 по суммирующему входу 10 триггеры последнего будут изменять свои состояния. При достижении триггерами реверсивного счетчика 9 состояния, равного на информационном выходе 30 появляется сигнал, который поступает на элементы И 28, 29. Так как сигналы поступают на реверсивный счетчик 9 по входу 10, которые также следуют на триггер знака 27, последний занимает состояние, при котором с раздельного выхода триггера знака 27 сигнал проходит на второй вход элемента И 28.

По выходу элемента И 28 сигнал поступает на суммирующий вход дополнительного реверсивного счетчика 32, в связи с чем триггеры 38, 39, 40 займут 1-е состояние в соответствии с таблицей. При этом сигнал с управляющего выхода 13 исчезает и появляется на управляющем выходе 14 управляющего дешифратора 34 благодаря определенному подключению диодов 41, 42, 43, соответствующему 1-му состоянию по таблице. Реверсивный счетчик 9 одновременно возвращается в исходное состояние. При последующем поступлении импульсов по суммирующему входу 10 на реверсивный счетчик 9 последний вновь изменяет состояния в пределах 00 ÷ . В случае достижения реверсивным счетчиком 9 состояния вновь по выходу 30 поступит сигнал через элемент И 28 на суммирующий вход 31 дополнительного реверсивного счетчика 32, в связи с чем триггеры 39,39,40 займут второе состояние по таблице. При этом с управляющего выхода 14 сигнал исчезает и появляется на управляющем выходе 15 управляющего дешифратора 34, так как диоды 44, 45, 46 набраны на 2-е состояние таблицы. Реверсивный счетчик 9 в этот момент вновь возвращается в исходное состояние.

При последующем поступлении импульсов по входу 10 на реверсивный счетчик 9 в случае занятия триггерами реверсивного счетчика 9 состояния по выходу 30 вновь поступает сигнал на суммирующий вход 31 дополнительного реверсивного счетчика 32 через элемент И 28. Триггеры 38, 39, 40 при этом занимают 3-е состояние по таблице. В соответствии с этим состоянием появляется сигнал на управляющем выходе 16 и исчезает с управляющего выхода 15. При последующем поступлении импульсов по входу 10 происходит увеличение коэффициента заполнения фаз в пределах 0,75 ≅γ≅1,0.

В случае необходимости уменьшения коэффициента заполнения от блока управления 12 поступает сигнал на реверсивный счетчик 9 по вычитающему входу 11. При этом триггер знака 27 изменяет свое состояние, снимая потенциальный сигнал с элемента И 28 и подавая по другому раздельному выходу на элемент И 29. По выходу элемента И 29 сигнал с выхода 30 поступает на вычитающий вход 33 дополнительного реверсивного счетчика 32, тем самым выполняя операцию вычитания, благодаря чему производится передача каналов управления в обратной последовательности, приводящая к уменьшению коэффициента заполнения.

Таким образом, выполняя построение устройства для управления в соответствии с описанием, предоставляется возможность улучшить регулировочные свойства устройства, обеспечив передачу каналов управления, при управлении m-фазным преобразователем при достижении коэффициентом заполнения значения, равного γ′= .

УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ M-ФАЗНЫМ ТИРИСТОРНО-ИМПУЛЬСНЫМ ПРЕОБРАЗОВАТЕЛЕМ, содержащее задающий генератор, подключенный к входу тактового счетчика, логические выходы которого соединены с дешифратором несдвигаемых последовательностей импульсов и с логическими входами каждого из m дешифраторов сдвигаемых последовательностей импульсов, к информационным входам которых подключены информационные выходы реверсивного счетчика, выходы упомянутых дешифраторов подключены к информационным входам блока согласования, к управляющим входам которого подключены управляющие выходы реверсивного счетчика, суммирующий и вычитающий входы которого соединены с блоком управления, отличающееся тем, что, с целью улучшения регулировочных свойств, оно снабжено дополнительным реверсивным счетчиком, управляющим дешифратором, триггером знака, двумя элементами И, причем информационный выход реверсивного счетчика, определяющий состояние реверсивного счетчика, равное где n - число триггеров счетчика, подключен к одним входам элементов И, другие входы указанных элементов И подключены к одному из раздельных выходов триггера знака, два раздельных входа триггера знака соединены соответственно с суммирующим и вычитающим входом реверсивного счетчика, выход первого элемента И подключен к суммирующему входу дополнительного реверсивного счетчика, выход второго элемента И подключен к вычитающему входу дополнительного реверсивного счетчика, информационные выходы упомянутого реверсивного счетчика соединены с входами управляющего дешифратора, а управляющие выходы указанного дешифратора по числу фаз подключены к управляющим входам блока согласования.