Выходной каскад Советский патент 1982 года по МПК H03K17/60 

(54) ВЫХОДНОЙ КАСКАД 1зобретенив относится к импульс ной технике и может использоваться, например, в формирователях выходного напряжения. Из&естен выходной каскад, содержа щий два 1|ранзистора, два сопротивления эмиттер первого транзистора подключен к шине питания, коллектор к шине выхода и к коллектору второго транзистора, эмиттер которого подклю чен к общей шине устройства tl. Наиболее близким к предлагаемому является выходной каскад, содержащий первый и второй транзисторы, промежутки эмиттер-коллектор которых последовательно соединены и включены между шиной питания и общей шиной устройства, база первого транзистора подключена к коллектору и базе третьего транзистора, четвертый транзистор, эмиттер которого подключен к общей шине устройства, пятый транзистор, эмиттер которого подключен к общей шине устройства, шестой транзистор, эмиттер которого подключен к первому выводу первого резистора, второй резистор 21. Недостатком устройства является его низкий КПД. Цель изобретения - повышение КПД устройства. Поставленная цель достигается тем, что в выходном каскаде, содержащем первый и второй транзисторы, промежутки эмиттер-коллектор которых последовательно соединены и включены между шиной питания и общей шиной каскада, база первого транзистора подключена к коллектору и базе третьего транзистора, четвертый транзистор, эмиттер которого подключен к общей шине каскада, пятый транзистор, эмиттер которого подключен к общей шине каскада, шестой транзистор, эмиттер которого подключен к первбму выводу первого резистора, второй резистор, эмиттер третьего транзистора подключен к шине питания, коллектор которого через второй резистор соединен с коллекторов четвертого транзистора, база первого транзистора соединена с коллектором шестого транзистора, база которого связана с коллекторами первого и второго транзисторов, второй вывод первого резистора соединен с коллектором пятого транзистора. На чертеже приведена принципиальная электрическая схема предлагаемого каскада. Устройство содержит первый, второй, третий, четвертый, пятый, шестой транзисторы 1-6, первый и второй резисторы 7 и 8, шины 9, 10 и 1 входа, шину 12 выхода. Выходной каскад работает следующим образом. При появлении на шине 9 входа ко роткого импульса отпирающего напряжения появляется отпирающее напряже ние на шине 12 выхода и запирающее напряжение на шине 11 входа. Открываются транзисторы 4 и 5 и закрывается транзистор 2. Через транзистор 4 и резистор 8 течет большой базовый ток транзистора 1, обеспечивая большой ток коллектора транзистора 1 и быстрый заряд емкости нагрузки. По окончании времени импульса отпирающего напряжения будет открыт напряжением на шине 12 транзистор 4 и через него, резистор 7 и открыт транзистор 5 потечет базовьпЭ ток транзистора 1, обеспечивающий на шине 12 небольшой ток, формирующий вершину выходного импульса. При появлении запирающего напряжения на шине 10 и отпирающего на шине 11 закрывается транзистор 1, открывает ся транзистор 2, через который будет разряжена емкость нагрузки и будет протекать входной ток схем, подключенных к шине 12 выхода. В случае короткого замыкания на шине 12 выхода по окончании времени импульса, отпирающего напряжения транзистор 4 останется закрытым и ток через транзистор 1 во время действия выходного импульса протекать не буд Если короткое замыкание шины 12 произойдет при формировании вершины выходного импульса, а не .фронта, то закроются транзистор 4 низким потен циалом на его базе и транзистор 1, поскольку закрытый транзистор 4 разорвет цепь протекания базового тока транзистора 1. , Транзистор 4 закрывает транзистор 1 не только при коротком замыка НИИ, но и при снижении сопротивлени нагрузки ниже допустимой величины, определяемой резистором 7. При снижении требований к быстродействию выходного каскада транзистор 3 може быть, заменен сопротивлением. При значительном напряжении питания и высоком коэффициенте усиления транзистора 1 между его эмиттером и источником питания можно поставить сопротивление. Данное сопротивление будет ограничивать максимально допустимый импульсный ток транзистора 1 и, следовательно, будет иметь в несколько раз меньший номинал, чем в известных устройствах, где ограничивающее сопротивление выбирается исходя из предельно допустимого постоянного тока выходного транзистора. Формула изобретения Выходной каскад, содержащий первый и второй транзисторы, промежутки змиттер-коллектор которых последовательно соединены и включены между шиной питания и общей шиной каскада, база первого транзистора подключена к коллектору и базе третьего транзистора,четвертый транзистор, эмиттер которого подключен к общей шине каскада, пятый транзистор, эмиттер которого подключен к Общей шине каскада, шестой транзистор, эмиттер которого подключен к первому выводу первого резистора, второй резистор, отличаю,щ и и с я тем, что, с целью повышения КПД, эмиттер третьего транзистора подключен к шине питания, коллектор которого через второй резистор соединён с коллектором четвертого Транзистора, база первого транзистора соединена с коллектором шестого транзистора, баэа которого соединена с коллекторами первого и второго транзисторов, второй вывод первого резистора соединен с коллектором пятого транзистора. Источники информации, принятые во внимание при экспертизе 1.Наумов Ю .Е. Интегральные логические схемы. Ы., Советское радио, 1970, с. 345, рис. 13.5. 2.Шило В.Л. Линейные интегральные схемы. М., Советское радио, 1979, с. 124, рис. 3.26 а.