Регенератор цифрового сигнала Советский патент 1983 года по МПК H04L25/00 

(54) РЕГЕНЕРАТОР ЦИФРОВОГО СИГНАЛА

Изобретение относится к технике связи, в частности к цифровым систе мам передачи. Известно устройство регенерации цифрового сигнала, содержащее последовательно соединенные усилителькорректор, блок вычитания, другой вход.которого соединен с первым вхо дом компаратора и выходом блока ана лиза и формирования, ступенчатого напряжения, первый вход которого со динен с вторым входом компаратора, выходам решающего блока, входом выходного блока, а второй вход блока анализа и формирования ступенчатого напряжения соединен с выходом компаратора, выход блока вычитания соединен с третьим входом компаратора и первым входом решающего блок второй вход которого соединен с вых дом блока синхронизации 1 . Известное устройство имеет низку помехоустойчивость вследствие несов шенства схемы формирования опорного напряжения. .. Цель изобретения - повышение пом хоуятойчивости цифрового сигнала. Дпя достижения поставленной цели в регенератор цифрового сигнала, содержащий усилитель-корректор, выход которого подключен к первому входу 6jteKa вычитания и к входу блока синхронизации, выход которого соединен с первым входом решающего блока, выход которого соединен с входом входного блока и с первым входом блока анализа и формирования ступенчатого напряжения, выход которого соединен с вторым входом блока вычитания и с первым входом компаратора, выход которого соединен с вторым входом блока анализа и формирования ступенijaToro напряжения, введены пиковый детектор, линия задержки и дифференцирующая цепь, вход которой подключен к выходу входного блока, а выход соединен с первым входом пикового детектора, второй вход которого соединен с вторым входом решающего блока, который подключен к выходу блока вычитания, выход пикового детектора соединен с вторым входом компаратора, третий вход которого соединен с выходом линии задержки, вход которой соединен с выходом решаняцего блока. На фиг. 1 приведена структурная электрическая схема регенератора цифровых сигналов; на фиг. 2 диаграммы работы отдельных блоков устройства.

Регенератор цифрового сигнала содержит усилитель-корректор 1, блок 2 вычитания, компаратор 3, блок 4 .анализа и формирования ступенчатого напряжения, решающий блок 5, блок 6 синхронизации, входной блок 7, пиковый детектор, 8, линию 9 задержки, .дифференцирующую цепь 10.

Устройствб работает следующим образом.

Искаженные линией и помехами импульсы цифрового сигнала с выхода усилителя-корректора 1 со значительным дрожанием фазы поступают на вход блока 6 синхронизации и первый вход блока 2 вычитания, на второй вход ко торого подается опорное напряжение с выхода блока 4 анализа и формировани ступенчатого напряжения. На фиг. 2а показана одна из возможных реализаци цифрового сигнала на выходе пикового детектора 8, где пунктиром показаны пределы, в которых могут находиться фронты неизменных по амплитуде цифровых сигналов вследствие фазовых искажений, л U - предел изменения Напряжения на информационном входе компаратора 3 в регенераторе прототипа В- момент стробирования. На фиг. 2 б показан сигнал на выходе пикового детектора 8, где заштрихованная область означает пределы смещения фронта входного цифрового сигнала вследствие дрожания фазы.

Сигнал с выхода пикового детектора 8 поступает на второй вход компаратора 3, на первый вход которого поступает опорное напряжение с выход блока 4 анализа и формирования ступенчатого напряжения. На третий вход компаратора 3 поступает импульс стробирования с выхода линии 9 задер ки, задержанный примерно на четверть тактового интервсша (,фиг. 2г) по сравнению с импульсами на выходе per шающего блока 5 (.фиг. 2в), которые формируются при одновременном воздействии импульса с выхода блока 2 вычитания на второй вход решающего блока 5, на первый вход которого воздействует импульс с выхода блока б синхронизации. Компаратор 3 имеет большое входное сопротивление и поэтому на выходе пикового детектора 8 сохраняются амплитудные значения поступивших на его вход импульсов после их прекращения (фиг. 2б ) доо момента действия на первый вход пикового детектора 8. и у пульса, который каждый раз приводит его в исходное , состояние, поступающего с выхода дифференцирующей цепи 10 (фиг. 2е), на вход которой поступает импульс с выхода входного блока 7 (фиг. 2д ).

Таким образом, на выходе пикового детектора 8 запоминаются истинные знчения амплитуды импульсов и зти значения сравниваются с опорным напряжением в момент стробирования компаратора 3 импульсами с выхода линии 9 задержки, при зтом на выходе компаратора формируется более точное решение об изменении амплитуды входного сигнала регенератора, так как дрожание фазы у входных импульсов уже не будет вызывать изменения напряжения на информационном входе компаратора 3 в момент стробирования при неизменной амплитуде входных импульсов , что приводит к увеличению точности формирования опорного на пряжения и,,как следствие, к повышению помехоустойчивости регенерато.ра цифрового сигнала.

Использование изобретения позволяет за счет уменьшения влияния дрожания фазы информационных импульсов, достигаемого предварительным запоминанием амплитудных значений ИН формационных импульсов для дальнейшего их анализа.повысить помехоустойчивость регенератора.

Формула изобретения

Регенератор цифрового сигнала, содержащий усилитель-корректор, выход которого подключен к первому входу блока вычитания и к входу блока синхронизации, выход которого соединен с первым входом решающего блока, выход которого соединен с входом входного блока и с первым входом блока анализа и формирования ступенчатого напряжения, выход которого соединен с вторым входом блока вычитания и с первым входом компаратора, выход которого соединен а вторым входом блока анализа и формирования ступенчатого напряжения, отличающийся тем, что, с целью повышения помехоустойчивости, в него введены пиковый детектор, линия.задержки и дифференцирующая цепь, вход которой подключен к выходу входного блока, а выход соединен с первым входом пикового детектора, второй вход которого соединен с вторым входом решающего блока, который подключен к выходу блока вычитания, выход пикового детектора соединен с вторым входом компаратора, третий вход которого соединен с выходом линии задержки вход которой соединен с выходом решающего блока.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР по заявке № 2964479/09, кл. Н 04 L 25/06, 1980.