УСТРОЙСТВО ДЛЯ ИССЛЕДОВАНИЯ СЕТЕЙ ПЕТРИ Российский патент 1994 года по МПК G06F15/419 

Изобретение относится к вычислительной технике и позволяет расположить разрешенные в сети переходы в порядке их срабатывания во времени.

Известно устройство для исследования сетей Петри [1], предназначенное для определения тупиковых разметок в сетях Петри.

Его недостатком являются ограниченные функциональные возможности, что не позволяет решить задачу упорядочения разрешенных в сети переходов.

Наиболее близким к предлагаемому устройству является устройство для исследования сетей Петри [2], содержащее генератор тактовых импульсов, четыре блока памяти, три регистра, три схемы сравнения параллельных кодов, три счетчика памяти, три дешифратора, кольцевой регистр сдвига, триггеры, логические элементы И, ИЛИ и элементы задержки. В этом устройстве процесс упорядочения разрешенных в сети переходов в порядке их срабатывания во времени осуществляется в два этапа: выбор разрешенных переходов путем сравнения начальной маркировки со строками матрицы входов сети Петри и упорядочение выбранных переходов путем последовательного сравнения двоичных кодов номеров разрешенных переходов с заранее упорядоченными по времени срабатывания номерами всех переходов сети Петри.

К недостаткам этого устройства следует отнести сложность технической реализации и его низкую надежность.

Целью изобретения является расширение класса решаемых задач за счет сортировки возбужденных переходов по времени срабатывания.

На чертеже изображена структурная схема устройства для исследования сетей Петри.

Устройство содержит блок 1 управления, регистр 2 начальной маркировки, формирователь 3 пачек импульсов, блок 4 задания топологии графа, первый 5 и второй 8 элементы ИЛИ, счетчик 6, формирователь 7 одиночного импульса с временной задержкой, первую 9 и вторую 12 группы элементов И, дешифратор 10, схему 11 сравнения, блок 13 памяти, первый 14 и второй 15 элементы задержки.

Началу работы устройства предшествуют задание сети Петри в блоке 4 и запись посредством блока 1 управления в регистр 2 значения начальной маркировки, а в память формирователя 3 чисел а и b, определяемых цепной дробью
= q₁+ где q₁, q₂,...,q_n - номера переходов сети, записанные в порядке возрастания их времен срабатывания (q_n≠ 1). Так, например, для приведенной ранее числовой последовательности 2, 3, 1, 6, 4, 5 числа а и b определяются цепной дробью
= 2 +
В исходном состоянии показания суммирующего счетчика 6 нулевые.

Устройство работает следующим образом.

С приходом пускового импульса с блока 1 управления формирователь 3 осуществляет разложение неправильной дроби в цепную. Числа q₁, q₂, q₃,..., q_n, представленные сериями прямоугольных импульсов, через элемент ИЛИ 5 поступают на вход суммирующего счетчика 6. После каждой очередной записи числа q_i в счетчик 6 выходной импульс формирователя 7, пройдя через элемент ИЛИ 8, посредством группы 9 элементов И подает параллельный код числа, записанного в счетчике 6, на вход дешифратора 10. Преобразованный посредством дешифратора 10 и блока 4 двоичный код номера qi перехода сети в код строки входной матрицы посредством схемы сравнения кодов сравнивается с начальной маркировкой.

Если параллельный код, хранимый в регистре 2, соответствует коду на выходе блока 4, на выходе схемы 11 сравнения появляется управляющий импульс, который посредством группы 12 элементов И записывает в блок 13 памяти двоичный код номера q_i перехода, записанный в счетчике 6. В случае различия кодов на выходах регистра 2 и блока 4 выходной импульс схемы 11 сравнения кодов отсутствует.

По окончании описанной процедуры записи двоичного кода в блок 13 памяти прошедший через элемент 14 задержки выходной импульс формирователя 7 устанавливает триггерные ячейки счетчика 6 в исходное состояние, подготавливая его тем самым к приему очередной серии импульсов с выхода формирователя 3.

После сравнения выходного кода регистра 2 и всех двоичных кодов на выходе блока 4 в блоке 13 памяти остаются записанными разрешенные переходы сети в порядке их срабатывания.

В связи с тем, что формирователь 3 пачек прямоугольных импульсов ни при каких значениях кодов чисел а и b не может обеспечить формирование в последней выдаваемой серии одного импульса ввиду ограничения q_n≠1 в частном случае, когда переходу сети с максимальным временем срабатывания присвоен первый номер, числа а и b определяется укороченной цепной дробью
= q₁+
В этом случае по окончании формирования n-1 серий импульсов формирователем 3 с блока 1 управления на элементы ИЛИ 5, 8 подается одиночный импульс, который записывает единицу в счетчик 6 и, пройдя через элемент 15 задержки, образует соответствующий двоичный код строки входной матрицы в блоке 4 с последующим его сравнением с кодом начальной маркировки и записью в случае их совпадения единицы в блок 13 памяти.

Изобретение относится к вычислительной технике, может быть использовано для исследования сетей Петри и позволяет расположить разрешенные в сети переходы в порядке их срабатывания во времени. Целью изобретения является расширение класса решаемых задач за счет сортировки возбужденных переходов по времени срабатывания. Цель достигается тем, что устройство содержит блок 1 управления, регистр 2 начальной маркировки, формирователь 3 пачек импульсов, блок 4 задания топологии графа, первый элемент ИЛИ 5, счетчик 6, формирователь 7 одиночного импульса с временной задержкой, второй элемент ИЛИ 8, первую группу 9 элементов И, дешифратор 10, схему 11 сравнения, вторую группу 12 элементов И, блок 13 памяти, первый 14 и второй 15 элементы задержки. 1 ил.

УСТРОЙСТВО ДЛЯ ИССЛЕДОВАНИЯ СЕТЕЙ ПЕТРИ, содержащее блок управления, регистр начальной маркировки, схему сравнения, блок задания топологии графа, блок памяти, дешифратор, счетчик, первый и второй элементы ИЛИ, первый и второй элементы задержки, первый выход блока управления соединен с информационным входом регистра начальной маркировки, выход которого соединен с первым входом схемы сравнения, второй вход которой соединен с выходом блока задания топологии графа, информационный вход которого соединен с выходом дешифратора, отличающееся тем, что, с целью расширения класса решаемых задач за счет сортировки возбужденных переходов по времени срабатывания, в него введены формирователь пачек импульсов, первая и вторая группы элементов И и формирователь одиночного импульса с временной задержкой, вход которого соединен с выходом формирователя пачек импульсов и первым входом первого элемента ИЛИ, выход которого соединен со счетным входом счетчика, информационные выходы группы которого соединены с первыми входами соответствующих элементов И первой и второй групп, вторые входы элементов И первой группы объединены между собой и соединены с выходом второго элемента ИЛИ, первый вход которого соединен с выходом формирователя одиночного импульса с временной задержкой и входом первого элемента задержки, выход которого соединен с входом сброса счетчика, выход второго элемента задержки соединен с вторым входом второго элемента ИЛИ, второй вход первого элемента ИЛИ соединен с входом второго эллемента задержки и вторым выходом блока управления, третий выход которого соединен с входом запуска формирователя пачек импульсов, выход схемы сравнения соединен с входом записи блока памяти и вторыми входами элементов И второй группы, выходы которых соединены с соответствующими информационными входами группы блока памяти, выходы элементов И первой группы соединены с соответствующими входами группы дешифратора.