Устройство для анализа формы непериодических импульсных и частотных сигналов Советский патент 1985 года по МПК G01R29/02 

у которого выход соединен с вторьтм входом первого элемента И, о т личающееся тем, что, с целью расширения диапазона анализируемых частотно-модулированных сигна лов, в него введены второй дешифратор нуля, третий формирователь корот ких импульсов, третий триггер, элемент ИЛИ, группа элементов И и третий элемент И, при этом выход первого регистра через второй дешифратор нуля и третий формирователь коротких импульсов соединен с первым входом третьего триггера, второй вхо которого соединен с выходом первого 03 элемента задержки, а выход - с перBbfrf входом элемента HJM, у которого второй вход является входом Режим устройства, а выход элемента ИЛИ соединен с первыми входами третьего элемента И и группы элементов И, у которой вторые входы соединены с выходом второго регистра, а выход с третьим входом запоминающего блока, кроме того, выход первого элемента И соединен с вторым входом третьего элемента И, а выход третьего элемента И соединен . с входом первого элемента задержки.

УСТРОЙСТВО ДЛЯ АНАЛИЗА ФОРМЫ НЕПЕРИОДИЧЕСКИХ ИМПУЛЬСНЫХ И ЧАСТОТНЫХ СИГНАЛОВ, содержащее генератор импульсов, аналого-цифровой преобразователь, счетчик адреса Считывания , коммутатор адреса, первый дешифратор нуля, делитель, первый триггер, счетчик адреса записи, второй триггер, запоминающий блок, ци4фоаналоговый преобразователь, индикаторный блок, первый и второй формирователи коротких импульсов, первый элемент И, первый регистр, блок сравнения, второй регистр, второй элемент И, первый и второй элементы задержки, при этом выход генератора импульсов соединен с первым входом аналого-цифрового преобразователя, а через счетчик адреса считывания - с первым входом коммутатора адреса, входом ггервого дешифратора нуля и первым входом делителя, у которого выход соединен с первыми входами первого триггера и счетчика адреса записи, первый выход счетчика адреса записи соединен с первым входом второго триггера, у которого второй вход является входом Пуск устройства, а выход соединен с вторыми вход.ами делителя и счетчика адреса записи,втЬрой выход счетчика адреса записи соединен с вторым входом коммутатора адреса, выход которого соединен с первым входом запоминающего блока, у которого выход соединен с накопителем и через цифроаналоговьй преобразователь с первым входом индикаторного блока, второй вход ийдикаторного блока соединен с третьим входом коммутатора адреса, выходом первого дешифратора нуля и входами первого и второго формирователей коротких импульсов, выход пер(Л вого формирователя коротких импуль.сов соединен с вторыми входами аналого-цифрового преобразов.ателя, первого регистра и первого триггера, выход первого триггера соединен с первым входом первого элемента И, У которого выход соединен с вторым входом запоминающего блока,кроме того, третий вход аналого-цифрового (Х преобразователя является входом уст ройства, а выход аналого-цифрового преобразователя через первый регистр соединен с первыми входами блока срави нения и второго регистра, у которого второй вход соединен с выходом второго -элемента И, третий вход - свыходом первого элемента задержки, авыход второго регистра соединен с вторым входом блока сравнения, выход которого соединен с первым входом второго элемента И, второй вход второго элемента И соединен с выходом второго формирователя коротких импульсов и входом второго элемента задержки.

Изобретение относится к информационно- измерительной технике и может быть использовано для анализа формы непериодических импульсных и амплитудно-модулирсванных частотных сигналов. Цель изобретения - расширение диапазона анализируемых частотно-модулированных сигналов в сторону низших частот за счет автоматического исключения вывода на индикаторный блок фрагментов самого модулируемого сигнала. На фиг. 1 представлена структурная схема предлагаемого устройства; на фиг, 2 - временные диаграммы его работы. Устройство содержит генератор 1 импульсов, аналого-цифровой преобразователь 2, счетчик 3 адреса считывания, коммутатор 4 адреса, первый дешифратор 5 нуля, делитель 6, первый триггер 7, счетчик 8 адреса записи, второй триггер 9, запоминающий блок 10, цифроаналоговый преобразователь 11, индикаторный блок 12, пер вьЕЙ: формирователь 13 коротких импуль сов, второй формирователь 14 коротки импульсов, первый элемент И 15, первый регистр 16, блок 17 сравнения, второй регистр 18, второй элемент И 19, первый элемент 20 задержки, второй элемент 21 задержки, второй дешифратор 22 нуля, третий формирователь 23 коротких импульсов, третий триггер 24, элемент ИЛИ 25, группу элементов И 26, третий элемент И 27. Выход генератора 1 импульсов соединен с первым входом аналого-цифрового преобразователя 2, а через счетчик 3 адреса считывания с первым входом коммутатора 4 адреса, входом первого дешифратора 5 нуля и первым входом делителя, у которого выход соединен с первыми входами первого триггера 7 и счетчика адреса записи, первый выход счетчика 8 адреса записи соединен с первым входом второго триггера 9, у которого второй вход является входом Пуск устройства, а выход соединен с вторыми входами делителя н счетчика адреса записи, второй выход счетчика адреса записи соединен с вторым входом коммутатора адреса, выход которого соединен с первым входом запоминающего блока 10, у которого выход соединен с накопителем и через цифроаналоговый преобразователь 11 с первым входом индикаторного блока 12, второй вход индикаторного блока соединен с третьим входом коммутатора адреса, выходом первого дешифратора нуля и входами первого и второго формирователей коротких импульсов, выход первого формирователя 13 коротких импульсов соединен с вторыми входами аналого-цифрового преобразователя, первого регистра и первого триггера, выход первого триггера соединен с первым входом первого элемента И 15, у которог выход соединен с вторым входом запоминающего блока, третий вход аналого цифрового преобразователя -является входом устройства, а выход аналогоцифрового преобразователя через первый регистр 16 соединен с первыми входами блока 17 сравнения и. второго регистра 18, у которого второй вход соединен с выходом второго элемента И, третий вход - с выходом первого элемента 20 задержки, а выход второго регистра соединен с вторым входом блока сравнения, выход которого, в свою очередь, соединен с первым йходом второго элемента И 19, второй вход второго элемента И соединен с выходом второго формирователя 14 коротких импульсов и входом второго элемента 21 задержки, у кото рого вьпсод соединен с вторым входом первого элемента И, выход первого регистра через второй дешифратор 22 нуля и третий формирователь 23 коротких импульсов соединен с первым входом третьего триггера 24, второй вход которого соединён с выходом первого элемента задержки, а выход с первым входом элемента ИЛИ 25, у которого второй вход является входом Режим устройства, а выход элемента ИЛИ соединен с первыми входами третьего элемента И и группы элементов И 26, у которой вторые входы сое динены с выходом второго регистра, а выход - с третьим входом запоминающего блока, кроме того, выход первого элемента И соединен с вторым входом третьего элемента И 27, а выход третьего элемента И соединен с входом первого элемента задержки. Устройство может находиться в двух режимах работы: режиме анализа формы непериодических импульсных и частотных сигналов и в режиме анализа формы частотных сигналов с расширенным диапазоном анализируемых частот. Режим работы определяется уровнем логического сигнала на входе Режим устройства (второй вход элемента ИЛИ 25). Рассмотрим работу устройства в ре жиме анализа формы непериодических импульсных и частотных сигналов (уровень логической 1 на входе Ре жим). Под действием команды Пуск второй триггер 9 изменяет свое состоя3ние, разрешая счет делителю 6 и счетчику 8 адреса записи, что, в свою очередь, приводит к разрешению вычисления дискретных значений огибающей входного сигнала и их последовательной записи в ячейки запоминающего блока 10, Вычисление дискретных значений входного сигнала осуществляется при помощи аналого-цифрового преобразователя 2, регистров 16 и 18, блока 17 сравнения и второго элемента И 19. Полученные с выхода аналого-цифрового преобразователя 2 кодовые эквиваленты мгновенных значений ампшгтуд входного сигнала записьгеаются в первый регистр 16, после чего его содержимое сравнивается в блоке 17 сравнения с содержимым второго регистра 18. Большее значение остается или записьшается во второй регистр 18. Таким образом, за интервал записи t ,д„ во втором регистре 18 находится максимальное мгновенное значение. Второй элемент И выполняет функцию стробирующего элемента для импульса записи во второй регистр 18 с выхода второго формирователя 14 коротких импульсов. ,Перед началом вычисления очередноiго максимума за время t,gn второй регистр 18 приводится в нулевое состояние импульсом с выхода первого элемента 20 задержки. Режимы последовательной записи информации в ячейки запоминающего блока 10 и циклического опроса ячеек (режим считывания) выполняются с помощью четырех основных блоков: счетчиков 3 и 8 адресов считьшания и записи, делителя 6 и коммутатора 4 адреса. Делитель 6 обеспечивает -необходимую скорость записи, а коммутатор 4 адреса подключает к адресным шинам запоминающего блока 10 коды адресов записи и считывания с выходов соответствз щих счетчиков. Подключение адреса записи производится на нулевом адресе считывания, расшифровываемом при помощи дешифратора 5 нуля, что позволяет упростить формирование управляющих сигналов и не сказывается на качестве отображения, так как индикаторный блок в это время может находиться в режиме обратного хода луча (т.е. гашения луча). Необходимый аналоговый сигнал для индикаторного блока 12 формируется при помощи цифроаналогового преобразователя 11,

подключенного к информационному выходу блока 10.

i Все процессы в устройстве синхронизированы частотой генератора 1 импульсов, а для получения управляющих (сигналов используются формирователи 13 и 14 коротких импульсов, работающие соответственно по заднему и переднему фронтам выходного сигнала дешифратора 5 нуля. Процессы управления и синхронизации выполнения операций в устройстве распределены во времени следующим образом (фиг. 2). В момент установки нулевого такта счетчика 3 адреса считывания на выходе второго формирователя 14 коротких импульсов формируется импульс дл стробирования второго элемента И 19, обеспечивающий в случае необходимости запись большего мгновенного значения во второй регистр, 18. Он же задержанньй на втором элементе .21 задержки, поступит на вход первого элемента И 15, ив случае, если первый триггер 7 находится в единичном состоянии, производят перезапись вычисленного максимального значения из второго регистра 18 через группу элементов И 26 в запоминающий блок 10, а затем через третий элемент И 27 It первый элемент 20 задержки сбросит в нулевое состояние второй регистр 18. Первьй триггер 7 устанавливается в единичное состояние при смене адреса записи, так как его с.четный вход объединен со счетным входом счетчика 8 адреса записи. Сброс первого триггера 7, запись преобразованной входной информации в первый регистр 16 и синхронизация аналого-цифрового преобразователя 2 производится в момент окончания нулевого адреса считывания по импульсу с выхода первого формирователя 13 коротких импульсов.

По окончании записи происходит пер,еполнение счетчика 8 адреса записи и второй триггер 9 возвращается в исходное состояние. Режим записи блокирован, а циклическое считьгеание информации продолжается, при этом на индикаторном-блоке 12 остается изображение записанной информации.При переходе на работу с расширенным диапазоном анализа частотно-модулированных сигналов на вход Режим подается уровень логического О и, таким образом, состояние выхода элемента ИЛИ 25 однозначно определяется состоянием выхода третьего триггера 24.

Рассмотрим подробнее функции, выполняемые третьим триггером 24 (фиг. 2). При появлении отрицательной полуволны входного частотного

сигнала в первомрегистре 16 устанавливается значение нуля. После этого при первой же фиксации нуля в первом регистре 16 отрабатывает второй дешифратор 22 нуля и соответственно :

третий формирователь 23 коротких импульсов. Сформированный импульс по входу S устанавливает третий триггер 24 в единичное состояние. Дальнейшая работа устройства аналогична

приведенному вьш1е режиму, при этом вместе со сбросом второго регистра 18 приводится в исходное состояние и третий триггер 24. Таким оёразом, пока в первом регистре 16 не .появится нулевой отсчет, т.е. не пройдет хотя бы одна положительная полуволна входного сигнала, группа элементов И 26 и третий элемент И 27 заблокированы независимо от прошедших

интервалов времени ,и соответственно в ячейки запоминающего блока записаны нулевые значения. В результате, при частоте входного сигнала меньшей, чем Vt некорректные отсчеты .промежуточных максимумов исключень и на индикаторном блоке отображена только огибающая сигнала (фиг. 2).

Фиг.2