УСТРОЙСТВО КОДИРОВАНИЯ ДИСКРЕТНЫХ СООБЩЕНИЙ Российский патент 1994 года по МПК H03M13/02 

Изобретение относится к автоматике и телемеханике и может быть использовано в системах передачи информации, работающих в условиях структурных и сосредоточенных помех.

Известно устройство кодирования дискретных сообщений, содержащее кодер, к первому входу которого подключен ввод дискретных сообщений, модулятор, вход которого подключен к выходу кодера, а также первый умножитель частоты, к входу которого подключена шина тактовой частоты дискретных сообщений [1].

Недостатком известного устройства является низкая помехоустойчивость, обусловленная структурой кодера, выполненного в виде регистра максимальной длины с обратными связями. Такой регистр с ячейками порождает последовательность символов кода, период которого равен 2ⁿ - 1. Помехозащищенность обеспечивается тем, что значение выбирается достаточно большим, так что при организации помех не удается увидеть полный цикл последовательности. Однако по 2n символам такой последовательности можно определить соединение, задающее обратную связь в регистре максимальной длины, например, с помощью алгоритма Бэрлекемпа. Помехозащищенность устройства кодирования может быть повышено путем использования нелинейных методов формирования и символов кода.

Наиболее близким к заявленному техническому решению является устройство кодирования, содержащее кодер, первый выход которого является шиной дискретных сообщений, модулятор, выход которого является выходной шиной, N сумматоров по модулю два, первые входы которых соединены с соответствующими выходами регистра памяти, распределитель импульсов [2].

Известное устройство обладает невысокой помехозащищенностью.

Технический результат, достигаемый в изобретении, заключается в повышении помехозащищенности за счет формирования символов кода, расширяющего спектр сообщения при помощи нелинейной операции ограничения, линейной суммы последовательностей из ансамбля функций Уолша.

На чертеже представлена функциональная схема устройства кодирования дискретных сообщений.

Устройство содержит генератор 1 функций Уолша, регистр 2 памяти, N сумматоров 3 по модулю два, умножители 4 и 5 частоты, распределитель 6 импульсов, мультиплексор 7, счетчик 8, кодер 9, модулятор 10, формирователь 11 символов кода, блок 12 сравнения и блок 13 памяти кода порога.

Выходы генератора 1 функций Уолша подключены к входам сумматоров 3 по модулю два, к другим входам которых подключены выходы регистра 2 памяти производящего сигнала. Выходы сумматоров 3 через мультиплексор 7 и счетчик 8 подключены к входам блока 12 сравнения, к другим входам которого подключены выходы блока 13 памяти кода порога. Выход блока 12 сравнения через формирователь 11 символов кода и кодер 9 подключен к входу модулятора 10, а вход тактовой частоты данных через первый и второй умножители 4 и 5 частоты подключены к входу распределителя 6 импульсов, выходы которого соединены с входами мультиплексора 7.

Устройство кодирования дискретных сообщений работает следующим образом.

Дискретные сообщения в виде непрерывной последовательности двоичных символов, следующих с частотой f_с, поступают на первый вход кодера 9. Сигнал тактовой частоты f_с дискретного сообщения по шине тактовой частоты поступает на вход первого умножителя 4, где производится умножение частоты этого сигнала в К раз. Импульсный сигнал с частотой Кf_c с выхода первого умножителя 4 подается на синхронизирующий вход генератора 1, формирующего на N своих выходах двоичные сигналы, принадлежащие ансамблю функций Уолша.

Сигналы функций Уолша с выходов генератора 1 поступают на первые входы соответствующих N сумматоров 3 по модулю два, другие входы которых подключены к N выходам регистра 2, в который перед началом сеанса связи записывается N-разрядный двоичный сигнал, являющийся производящим (адресным) в данном сеансе.

На выходах сумматоров 3 формируются инверсные функции Уолша (если соответствующий символ производящего сигнала представляет собой логическую "1") либо прямые функции Уолша (в противном случае прямые и инверсные функции Уолша синхронно посимвольно-параллельно с выходов сумматоров 3 подключаются на N входов мультиплексора 7). На N управляющих входов мультиплексора 7 с выхода распределителя последовательно во времени за период частоты Кf_c поступают N импульсов. Эти импульсы формируются из сигнала с выхода первого умножителя 4 путем умножения его частоты в N раз во втором умножителе 5 с последующим распределением их по N выходам распределителя 6 с привязкой к началу тактового интервала частоты Kf_c по сигналу, поступающему на управляющий вход распределителя 6 с выхода первого умножителя 4. Распределитель 6 импульсов может быть выполнен, например, на N-разрядном регистре сдвига, в который управляющим сигналом в первый разряд записывается логическая "1", продвигаемая по регистру сигналами с выхода второго умножителя 5.

Таким образом, на выходе мультиплексора 7 в каждый тактовый интервал функций Уолша формируется последовательность из N символов, характеризующих значения сигналов на выходах соответствующих сумматоров 3 в данный тактовый интервал. Счетчиком 8 на данном интервале подсчитывается разность логических "1" и "0". Для этого счетчик 8, например, может быть выполнен в виде реверсивного счетчика, обнуляемого задним фронтом сигнала с выхода первого умножителя 4, причем на его счетный вход поступают импульсы с второго умножителя 5, а на вход управления направлением счета - сигнал с выхода мультиплексора 7. С выходов счетчика 8 результат счета в параллельном коде поступает в блок 12, на другие входы которого подается код порога, сформированный в блоке 13, равный, например, N/2. Блок 13 может быть реализован, например, в виде постоянного запоминающего устройства. На выходе блока 12 формируется логическая "1", если код счета с выхода счетчика 8 больше кода, записанного в блоке 13, и логический "0" в противном случае. Блок 12 может быть выполнен, например, на стандартной логической схеме сравнения кодов микросхем серии 564.

Сигнал с выхода блока 12 поступает в формирователь 11, представляющий собой, например, триггер, в который по сигналу с выхода первого умножителя 4 частоты перед сбросом счетчика 8 записывается логический сигнал с выхода блока 12 и запоминается на весь интервал времени, равный периоду частоты Кf_c. С выхода формирователя 11 двоичные сигналы кода поступают в кодер 9, в котором каждый символ сообщения заменяется символами кода или их инверсиями в зависимости от значения соответствующего символа сообщения. Кодер 9 может быть выполнен, например, в виде сумматора по модулю два. Закодированные таким образом символы сообщения с выхода кодера 9 переносятся на несущую частоту в модуляторе 10 для подачи по каналам связи.

Таким образом, при формировании кода используются сугубо нелинейная операция - ограничения, осуществляемая в блоке 12 сравнения, и для создания структурной помехи, совпадающей по форме с данным кодом, необходимо перебрать всевозможные значения производящего кода путем наблюдения известного сообщения на протяжении всего периода ансамбля функций Уолша, формируемых генератором 1. Это при значительных N и генераторах функций Уолша высокого порядка требует затрат времени значительно больших, чем длительность сообщений в реальных системах связи, что обеспечивает высокую помехозащищенность.

Изобретение относится к устройствам кодирования дискретных сообщений и может быть использовано в помехозащищенных системах связи. Цель - повышение помехозащищенности - достигается за счет формирования символов кода, расширяющего спектр сообщения, при помощи нелинейной операции ограничения, осуществляемой блоком 12 сравнения над линейной суммой закодированных в сумматорах 3 производящим сигналом, хранящимся в регистре 2, последовательностей из ансамбля функций Уолша, формируемых генератором 1. 1 ил.

УСТРОЙСТВО КОДИРОВАНИЯ ДИСКРЕТНЫХ СООБЩЕНИЙ, содержащее кодер, первый вход которого является шиной дискретных сообщений, модулятор, вход которого является входной шиной, N сумматоров по модулю два, первые входы которых соединены с соответствующими выходами регистра памяти распределитель импульсов, отличающееся тем, что в него введены реверсивный счетчик, блок сравнения, блок памяти кода порога, два умножителя, формирователь символов кода, мультиплексор, генератор функций Уолша, выходы которого соединены с вторыми входами соответствующих сумматоров по модулю два, выходы которых соединены с соответствующими выходами распределителя импульсов, а выход - с входом управления направлением счета реверсивного счетчика, счетный вход которого объединен с тактовым входом распределителя импульсов и подключен к выходу первого умножителя частоты, вход сброса объединен с входом начальной установки распределителя импульсов, входом первого умножителя частоты, тактовым входом генератора функций Уолша, синхролнизирующим входом формирователя символов кода и подключен к выходу второго умножителя частоты, вход которого является шиной тактовой частоты, при этом выходы счетчика соединены с первыми входами блока сравнения, вторые входы которого соединены с выходами блока памяти кода порога, а выход - с сигнальным входом формирователя символов кода, выход которого соединен с вторым входом кодера, выход которого соединен с входом модулятора.