Показать метаданные Скрыть метаданные

(19)

(11)

1 548 849

(13)

(51)

МПК

H03M13/51(2000-01-01)

(21) (22)

Заявка

4285101, 1987-07-17

(22)

дата подачи заявки

1987-07-17

(45)

опубликовано

1990-03-07

(72)

авторы

Сафаров Риза Таджиевич

(56)

Документы, цитированные в отчете о поиске

Шляпоберский В „ИОсновы техники передачи дискретных сообщений,- М.: Связь, 1973, с.329, / Авторское свидетельство СССР № 1091359, кл

Система передачи цифровых сигналов Советский патент 1990 года по МПК H03M13/51

Описание патента на изобретение SU1548849A1

: а, + аг + а,, + b, :г а4 + а5 + а6 + Ь2

аг+ а5+ аа+ Ъ5 а, + а& + а9 + Ь6

Иллюстрации к изобретению SU 1 548 849 A1

Реферат патента 1990 года Система передачи цифровых сигналов

Изобретение относится к электросвязи. Цель изобретения - повышение достоверности принимаемых сообщений. Система передачи цифровых сигналов содержит на передающей стороне блок 1 кодирования, преобразователь 2 кода, распределитель 3 импульсов, блок 4 эл-тов ИЛИ-И, блок 5 сумматоров по модулю два, г-р 6 эталонного кода, эл-т ИЛИ 7, модулятор 8 и синхронизатор 9, а на приемной стороне - демодулятор 10, регистр 11 сдвига, декодер 12, коррелятор 13, г-р 14 эталонного кода и синхронизатор 15. Цель достигается за счет обнаружения всех ошибок до четвертой кратности и частично ошибок пятой кратности. Система по пп. 2 и 3 ф-лы отличается выполнением блока сумматоров 5 и г-ра 6. 2 з.п. ф-лы, 3 ил.

Формула изобретения SU 1 548 849 A1

с3 а7 + а8 + а + bjс а, + а + а9 + Ь7

сф а, + а4 + а7 + Е2 а2 + а6 + а7 Ј, а3 + а4 + ай

которые образуются на выходе блока сумматоров 5,.также поступают посыла,агаэа4а5а6а7ава9с, с2с3с4с сьс7егЕ, если у 0, или a,aia3a4asa6a a8a,c(c1c c4csc6cTЈiS3 если ft 1.

Это слово (сигнал) поступает чере модулятор 8 в линию связи

Генератор 6 выдает кодовое слово 1010011, если у 1, и 0101100, если у 0.

На информационный вход демодулятора 10 поступают цифровые радиосигналы. С выхода демодулятора 10 последовательность видеопосылок поступает на вход регистра 11, содержащего п 18 ячеек. Сигналы с выходов соответствующих ячеек регистра 11 поступают на соответствующие входы

ки а

аЈ,...,а с выхода преобразователя 2.

В результате образуется слово

первого блока сумматоров 16. На вход первого сумматора первого блока сумматоров 16 поступают сигналы с

выходов 1-й, 2-й, 3-й и 10-й ячеек (при правильной фазировке это будут посылки а,, а, а и с,,). Входы второго сумматора первого блока сумматоров 16 соединены с выходами ячеек

регистра 11 с номерами 4, 5, 6 и

11 и т.д., а входы десятого сумматора первого блока сумматоров 16 связаны с выходами ячеек регистра 11 с но- мерами 1 ... 9.

Выходы семи сумматоров первого блока сумматоров 16 присоединены к соответствующим вторым входам коррелятора 13 и второго блока сумматоров 17. На первые входы коррелятора 13 с выхода генератора 14 подается кодовое слово прямого кода Ь(, Ь,,..,Ь7 если на третьем выходе первого блока сумматоров 16 сигнал У 0, и кодовое слово обратного кода Ь1 , Ь2,.,.,Ь7, если V 1. Сигналы с двух выходов контрольных сигналов (первые выходы) первого блока сумматоров 16 поступают на первое входы элемента ИЛИ 19.

В корреляторе 13 производится вычисление функции взаимной корреляции кодовых слов, вырабатываемых генератором 14, и кодовых слов, получаемых на вторых выходах первого блока сум- маторов 16.

При правильной фазе сигнала (элемент a размещен в 1-й ячейке регистра 11, элемент а2 - во второй ячейке и т.д.) выходной сигнал корре лятора 13 имеет максимальное значени Этот сигнал соответствует главному пику функции взаимной корреляции двух кодовых сигналов и служит для обозначения границ слов. Сигнал, определяющий момент принятия решения о правильности поступившего кодового слова, подается на второй вход элемент И 20. На первый вход элемента «И 20 поступают сигналы с выхода элемента. ИЛИ 16, вторые входы которого соединены с соответствующими выходами второго блока сумматоров 17, в котором сравниваются символы синх- рокода b, ba,...,bf генератора 14 и символы Ь, Ь...,Ь7 восстановленного синхрокода.

Действительно, элементы восстановленного кодового слова определяются следующим образом:

ъ; а; + 4 + а; + с;

4 al + 4 + 4 + с1ч

b{ а) + а + а19 + с

Если хотя бы одна из сумм по моду- 50 лю два (.bj + b{ ), (ba b ),..., (b, + Ц) не равна нулю, а также контрольные символы 6 а + а +

+ а + а + a g + Ј3 также 55 не равны нулю, то принятое кодовое слово считается ошибочным.

На выходе элемента И 20 при этом формируется сигнал запрета, а на блок

5 0 ,- 0

элементов И 18 не поступает сигнал, который разрешает подать на его выходы информационную часть а , а2,..., Эо принятого кодового слова.

Формула изобретения

1.Система передачи цифровых сигналов, содержащая на передающей стороне последовательно соединенные синхронизатор, блок кодирования и преобразователь кода, последовательно соединенные генератор эталонного кода и блок сумматоров по модулю два, а также модулятор,, опорный вход которого подключен к второму выходу синхронизатора, а вход генератора эталонного кода подключен к первому выходу синхронизатора, на приемной стороне - последовательно соединенные демодулятор, синхронизатор, генератор эталонного кода и коррелятор, выход которого подсоединен к второму входу синхронизатора, последовательно соединенные регистр сдвига и декодер, первые выходы которого подсоединены к соответствующим вторым входам коррелятора, выход синхронизатора подсоединен к опорному входу демодулятора и тактовым входам декодера, и регистр сдвига, информационный вход которого подключен к выходу демодулятора, причем входы блока кодирования и вторые выходы декодера являются информационными входом и выходами системы, а выход демодулятора и вход демодулятора являются соответственно канальными выходом и входом системы, отличающаяся тем, что, с целью повышения достоверности принимаемых сообщений за счет обнаружения всех ошибок до четвертой кратности и частично ошибок пятой кратности, введены на передающей стороне последовательно соединенные распределитель импульсов и блок элементов ИЛИ-И, а также элемент ИЛИ, при этом первьй и второй выходы синхронизатора подсоединены соответственно к первому и второму входам распределителя импульсов, вторые выходы которого подсоединены к соответствующим вторым входам преобразователя кода, третьи выходы распределителя импульсов подсоединены к соответствующим вторым входам блока сумматоров по модулю два, третьи входы которого подключены к соответствующим выходам

блока элементов ИЛИ-И, выходы блока - сумматоров по модулю два подсоединены через элемент ИЛИ к информационному входу модулятора объединенные дополнительные входы блока кодирова- ния и блока сумматоров по модулю два и объединенные дополнительные входы блока элементов ИЛИ-И и элемента ИЛИ подключены соответственно к второму выходу синхронизатора и выходу преобразователя кода, первый и второй дополнительные входы генератора эталонного кода подключены соответственно к дополнительным выходам распределителя импульсов и блока сумматоров по модулю два, на приемной стороне - дополнительные информационные входы декодера подключены к соответствующим выходам генератора эталонного кода, дополнительный вход которого подключен к первому дополнительному выходу декодера, причем второй дополнительный выход декодера является дополнительным выходом системы, при этом декодер содержит последовательно соединенные первый блок сумматоров по модулю два, элемент ИЛИ, элемент И, инвертор и блок элементов И, другие входы которого подключены к соответствующим входам первого блока сумматоров по модулю два, а также второй блок сумматоров по модулю два, первые входы которого подключены к соответствующим вторым выходам первого блока сумматоров по модулю два, выходы второго блока сумматоров по модулю два подсоединены к соответствующим вторым входам элемента ИЛИ, причем входы первого блока сумматоров по модулю два и вторые входы второго блока сумматоров по модулю два, вторые выходы первого блока сумматоров по модулю два, выходы блока элементов И, третий выход первого блока сумматоров по модулю два и выход элемента И являются соответственно информационными входами, дополнитель0

ными информационными входами, первыми и вторыми выходами и первым и вторым дополнительными выходами декодера.

2.Система поп.1, отличающаяся тем, что на передающей стороне блок сумматоров по модулю два содержит сумматоры по модулю два, причем первые, вторые, третьи входы, объединенные четвертые входы и выходы сумматоров по модулю два являются соответственно первыми, вторыми и третьими входами, дополнительным входом и выходами блока сумматоров по модулю два, а каждый из сумматоров по модулю два состоит из последовательно соединенных элемента ИЛИ, первого элемента И, счетного триггера и второго элемента И, а также третьего элемента И, первый вход и выход которого подключены соответственно к прямому выходу счетного триггера и первому входу элемента ИЛИ, при этом второй вход элемента ИЛИ, вторые входы второго и третьего элементов И, третий вход элемента ИЛИ и второй вход первого элемента И и выход второго элемента И являются соответственно первым, вторым, третьим и четвертым входами и выходом сумматора по модулю два.

3.Система поп.1, отличающаяся тем, что на передающей стороне генератор эталонного кода содержит RS-триггер и первые и вторые элементы И, первые объединенные входы первых элементов И и первые объеди- -ненные входы вторых элементов И подключены соответственно к прямому и инверсному выходам RS-триггера, чем S-вход и R-вход RS-триггера, объединенные вторые входы первых и вторых элементов И, а также выходы первых и вторых элементов И являются соответственно входом, первым и вторым дополнительными входами и выходами генератора эталонного кода.

Фиг.г

Редактор Н.Лаэаренко

Составитель В.Орлов

Техред Л.Сердюкова Корректор А.Обручар

Заказ 145

Тираж 656

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат Патент, г. Ужгород, ул. Гагарина, 101

Подпи

Документы, цитированные в отчете о поиске Патент 1990 года SU1548849A1

Шляпоберский В „И
Основы техники передачи дискретных сообщений,- М.: Связь, 1973, с.329, / Авторское свидетельство СССР № 1091359, кл
Очаг для массовой варки пищи, выпечки хлеба и кипячения воды	1921	Богач Б.И.	SU4A1

SU 1 548 849 A1

Авторы

Сафаров Риза Таджиевич

Даты

1990-03-07—Публикация

1987-07-17—Подача

название	год	авторы	номер документа
Система передачи и приема цифровых сигналов	1985	Сафаров Риза Таджиевич Сидельников Геннадий Михайлович Медведев Евгений Всеволодович Сухинин Андрей Александрович	SU1314463A1
Система передачи цифровых сигналов	1982	Сафаров Риза Таджиевич	SU1091359A1
Цифровая система передачи и приема информации с обнаружением ошибок	1982	Сафаров Риза Таджиевич Гладыш Ярослав Юркович	SU1123111A1
Система передачи и приема цифровых сигналов с обнаружением ошибок	1984	Сафаров Риза Таджиевич	SU1221759A1
Система передачи и приема информации с коррекцией ошибок	1982	Сафаров Риза Таджиевич Финк Лев Матвеевич Бруссер Файвиш Израилевич Гор Лев Абрамович	SU1078653A1
Система передачи и приема информации с коррекцией ошибок	1981	Сафаров Риза Таджиевич Финк Лев Матвеевич	SU964998A1
Устройство передачи сообщений	1985	Сафаров Риза Таджиевич Иванов Андрей Юрьевич	SU1506555A1
СПОСОБ КОДИРОВАНИЯ И ДЕКОДИРОВАНИЯ ДАННЫХ ДЛЯ СИСТЕМЫ ПЕРСОНАЛЬНОГО РАДИОВЫЗОВА И ДЕКОДЕР ДЛЯ СИСТЕМЫ ПЕРСОНАЛЬНОГО РАДИОВЫЗОВА	1994	Портной С.Л. Гриднев О.А. Курочкин В.Г. Головин О.Б. Скиталинский К.Т.	RU2108667C1
Устройство передачи информации с защитой от ошибок	1984	Сафаров Риза Таджиевич	SU1188893A1
ВОЛОКОННО-ОПТИЧЕСКАЯ СИСТЕМА С БЕЗОПАСНОЙ ПЕРЕДАЧЕЙ ИНФОРМАЦИИ	1995	Яковлев В.А. Комашинский В.В.	RU2100906C1