ЦИФРОВОЙ МЕДИАННЫЙ ФИЛЬТР Российский патент 1995 года по МПК G06F17/18 

Изобретение относится к специализированным средствам вычислительной техники и может быть использовано в системах цифровой обработки сигналов в радиоэлектронике.

Основные положения медианной фильтрации изложены в [1, 2, 3]
Известно устройство для определения выборочной медианы, содержащее блок управления, блок анализа чисел, компараторы, элемент ИЛИ, регистр. Сравнение входных цифровых отсчетов в этом устройстве производится в компараторах последовательно побитно, что ограничивает быстродействие.

Известно устройство для определения медианы, содержащее блок управления, блок измерения интервалов времени, в котором все числа выборки обрабатываются параллельно, что приводит к существенно большому объему аппаратуры.

Наиболее близким из известных устройств к предлагаемому по технической сущности и достигаемому результату является устройство для определения медианы, в которое введены схемы ИЛИ, И, НЕ, регистры, счетчики компараторы и n блоков анализа чисел (n объем выборки, нечетное число), а в блоки анализа чисел введены счетчики, компаратор, триггер, логические элементы. Работа устройства синхронизируется блоком синхронизации и основана на последовательном сдвиге чисел в регистрах и упорядочении их значений.

Недостатком известного устройства для определения медианы является повышенная сложность конструкции.

Предлагаемое техническое решение устраняет указанный недостаток.

Сопоставительный анализ с прототипом показывает, что предлагаемое устройство отличается наличием n счетчиков и n регистров выборки и блока управления с более простой логикой работы и связями с остальными элементами схемы. Таким образом, предлагаемое устройство соответствует критерию изобретения "новизна".

Сравнение изобретения с другими известными техническими решениями из патентной и научно-технической литературы показывает, что счетчики, регистры, компаратор и блок управления достаточно известны. Однако введение их в указанной связи с остальными элементами схемы в предлагаемое решение позволяет значительно упростить конструкцию устройства, что дает возможность добиться однородности структуры цифрового медианного фильтра и удобства для реализации в виде большой интегральной схемы (БИС).

Таким образом, все перечисленные признаки в совокупности позволяют достичь новый положительный эффект цель изобретения, являются оптимальными и могут квалифицироваться как существенные признаки изобретения.

На фиг. 1 представлена блок-схема предлагаемого устройства; на фиг.2 то же, узла подсчета числа выборок; на фиг.3 схема узла упорядочения чисел.

Цифровой медианный фильтр состоит из n узлов подсчета числа выборок 1, n узлов упорядочения чисел 2, компаратора 3, блока 4 управления и тактового генератора 5.

Каждый узел 1 содержит счетчик 6, блоки 7, 8 элементов И, элемент НЕ 9, элементы И 10-13, и элементы ИЛИ 14-17.

Каждый узел 2 содержит регистр 13, блоки 14-18 элементов И, регистры 19, 20, элемент ИЛИ 21, элемент И 22, элемент НЕ 23, элемент И 24, 25, элемент НЕ 26, элементы И 27, 28, элемент НЕ 29, элементы И 30, 31, элемент НЕ 32, элемент И 33, элемент НЕ 34, элемент И 35, элемент ИЛИ 36, 37, блок 38 элементов ИЛИ, элементы ИЛИ 39, 40.

Цифровой медианный фильтр работает следующим образом (фиг.1).

Цифровые отсчеты входного сигнала от источника входного сигнала в параллельном коде поступают в сопровождении тактового импульса на все узлы 2, но записываются только в тот узел 2, на разрешающий вход записи которого подан сигнал переполнения от связанного с ним узла 1. Узлы 1 содержат число, указывающее, сколько циклов ввода/вывода пробыл отсчет входного сигнала, находящийся в связанном с ним по разрешающему сигналу узла 2. При каждом новом вводе отсчета от источника выходного сигнала содержимое всех узлов 1 увеличивается на 1. Переполнение какого-либо из узлов 1 означает, что в связанный с ним узел 2 можно вводить новый отсчет.

После ввода каждого нового отсчета в компараторе 3 начинается сравнение содержимого узла 2, куда введен этот новый отсчет, с содержимым правого от него узла 2. Если новый отсчет больше, то компаратор 3 вырабатывает сигнал "больше" и под действием блока 4 происходит обмен содержимого узла 2, где находится новый отсчет, и связанного с ним узла 1 с первыми узлом 2 и узлом 1. Если при сравнении вырабатывается сигнал "равно", при этом обмена не происходит. При первом "правом" сравнении может быть выработан сигнал "меньше", тогда начинается сравнение содержимого узла 2 с левым от него узлом 2, и в случае, если компаратор 3 вырабатывает сигнал "меньше", происходит обмен содержимого узла 2 и связанного с ним узла 1 с левым от него узлом 2 и узлом 1. В общем случае "правые сравнения" и "обмены" продолжаются до тех пор, пока компаратор 3 не выработает сигнал "меньше" или "равно", а, в свою очередь, "левые сравнения и обмены" продолжаются до тех пор, пока компаратор не выработает сигнал "больше" или "равно". В этот момент все отсчеты, введенные в узлы 2 медианного фильтра, упорядочены по величине, образуя вариационный ряд (1, 2, 3), длина которого равна n (n нечетное число, n 2k-1). В самом левом узле 2 находится наименьший по величине отсчет, в cамом правом n-ом узле 2 наибольший по величине отcчет. В узле 2 под номером к после завершения упорядочения всегда находится медиана. Блок 4 управления 2 вырабатывает сигнал "ввод/вывод", и в медианный фильтр вводится новый отсчет входного сигнала, а на выход из узла 2 с номером к выводится текущее значение медианы, соответствующее выборке из отсчетов входного сигнала, находящейся в узлах 2. После завершения операции "ввод/вывод" весь процесс сравнений и обменов повторяется. Смена всех циклов тактируется сигналом "такт" от блока управления.

Рассмотрим более подробно работу отдельных блоков, изображенных на фиг. 1.

На фиг. 2 представлена блок схема узла 1. Первый и второй кодовые входы через блоки 5 и 6 предназначены для обмена кодами с левым или правым соседними узлами 1. Разрешение на эту запись кода в узел 1 дает сигнал "Обмен" (ноль или единица, в зависимости от результата сравнения в компараторе 3), поступающий от блока управления на первый управляющий вход узел 1. Введем обозначение: сигнал переполнения от i-го узла 1 обозначим через П_i.

На второй управляющий вход каждого i-го узла 1 подан сигнал переполнения П_i-1 от левого узла 1, а на третий управляющий вход подан сигнал переполнения П_i+1 от правого узла 1. В соответствии с логикой, определяемой узлом 1,
1) при комбинации сигналов &&П_i Обмен производится запись по первому кодовому входу;
2) при комбинации сигналов &&П_i Обмен производится запись по второму кодовому входу;
3) при комбинации сигналов &&П_i Обмен производится запись по первому кодовому входу;
4) при комбинации сигналов &&П_i Обмен производится запись по второму кодовому входу.

Положительный эффект от использования изобретения по сравнению с прототипом заключается в следующем.

Упрощается конструкция. Добиваются получения однородной структуры цифрового медианного фильтра и удобства реализации в виде большой интегральной схемы (БИС). Изобретение позволяет получить возможность наращивания длины медианного фильтра, реализованного в виде БИС, путем последовательного соединения, а также предусмотреть взаимодействие с реальными источниками и приемниками сигнала по асинхронному принципу квитирования.

Изобретение относится к вычислительной технике и может быть использовано в системах цифровой обработки сигналов. Цель изобретения упрощение фильтра. Фильтр содержит блок управления, компаратор и узел упорядочения чисел, состоящий из блоков элементов И, блока элементов ИЛИ, регистров элементов И, элементов ИЛИ и элементов НЕ, узлы подсчета числа выборки, состоящие из счетчиков, блоков элементов И, элементов НЕ, блоков элементов ИЛИ, элементов ИЛИ и элементов И. 3 ил.

ЦИФРОВОЙ МЕДИАННЫЙ ФИЛЬТР, содержащий блок управления, компаратор, узлы упорядочения чисел, каждый из которых состоит из четырех блоков элементов И, блока элементов ИЛИ, первого регистра, пяти элементов И, четырех элементов ИЛИ и первого элемента НЕ, каждый узел упорядочения чисел, кроме первого, содержит дополнительно пятый блок элементов И и узлы подсчета числа выборок, каждый из которых состоит из счетчика, причем в каждом узле упорядочения чисел выходы первого и второго блоков элементов И соединены с первым и вторым входами блока элементов ИЛИ, выход первого элемента И подключен к первому входу первого элемента ИЛИ, в каждом узле упорядочения чисел, кроме первого, выход пятого блока элементов И соединен с третьим входом блока элементов ИЛИ, первый выход блока управления соединен с первыми входами вторых элементов И узлов упорядочения чисел, выход первого регистра каждого узла упорядочения чисел, кроме последнего, соединен с информационным входом пятого блока элементов И последующего узла, выход первого регистра каждого узла упорядочения чисел, кроме первого, соединен с информационным входом второго блока элементов И предыдущего узла, информационные входы первых блоков элементов И узлов упорядочения чисел соединены с информационным входом фильтра, выход второго элемента ИЛИ подключен к синхровходу первого регистра, отличающийся тем, что, с целью упрощения, в него в каждый узел упорядочения чисел, кроме первого, введены два регистра, четыре элемента И, четыре элемента НЕ и пятый элемент ИЛИ, в каждый узел подсчета числа выборок введены два блока элементов И, блок элементов ИЛИ, три элемента ИЛИ, элемент НЕ и четыре элемента И, в первый узел упорядочения чисел введены два элемента И, четыре элемента НЕ и два регистра, причем в каждом узле упорядочения чисел, кроме первого, выход первого элемента НЕ соединен с первым входом первого элемента И, выход третьего элемента И подключен к первому входу первого элемента ИЛИ, выход которого соединен с управляющим входом второго блока элементов И, выход блока элементов ИЛИ соединен с информационным входом первого регистра, выход которого соединен с информационными входами третьего и четвертого блоков элементов И, выходы которых подключены к информационным входам соответственно второго и третьего регистров, выход второго элемента НЕ соединен с первыми входами третьего, четвертого и пятого элементов И, выход третьего элемента НЕ подключен к первому входу шестого элемента И и второму входу пятого элемента И, выход четвертого элемента НЕ соединен с вторыми входами третьего, четвертого и шестого элементов И, выход пятого элемента НЕ подключен к третьим входам четвертого и шестого элементов И, выходы третьего и шестого элементов И соединены с входами второго элемента ИЛИ, выход которого соединен с управляющим входом третьего блока элементов И и синхровходом второго регистра, выходы второго, четвертого и пятого элементов И подключены к входам третьего элемента ИЛИ, выход которого подключен к управляющему входу четвертого блока элементов И и синхровходу третьего регистра, в первом узле упорядочения чисел выход первого элемента НЕ соединен с первым входом седьмого элемента И, выходы седьмого и восьмого элементов И подключены к входам четвертого элемента ИЛИ, выход которого соединен с управляющим входом пятого блока элементов И, в каждом узле подсчета числа выборок выход первого элемента НЕ соединен с первыми входами первого и второго элементов И, выходы первого и третьего элементов И подключены к входам первого элемента ИЛИ, выход которого соединен с управляющим входом первого блока элементов И, выходы второго и четвертого элементов И подключены к входам второго элемента ИЛИ, выход которого соединен с управляющим входом второго блока элементов И, выходы первого и второго блоков элементов И подключены к входам блока элементов ИЛИ, выход которого соединен с информационным входом счетчика, тактовый вход которого подключен к выходу третьего элемента ИЛИ, второй вход первого элемента И первого узла подсчета числа выборки, второй вход четвертого элемента И последнего узла подсчета числа выборок, вход второго элемента НЕ, второй вход седьмого элемента И и четвертый вход шестого элемента И первого узла упорядочения чисел и вход четвертого элемента НЕ, второй вход третьего элемента И и четвертый вход пятого элемента И последующего узла упорядочения чисел соединены с шиной нулевого потенциала, выход счетчика каждого узла подсчета числа выборок, кроме последнего, соединен с информационным входом первого блока элементов И последующего узла подсчета числа выборок, выход счетчика каждого узла подсчета числа выборок, кроме первого, подключен к информационному входу второго блока элементов И предыдущего узла подсчета числа выборок, информационный вход первого блока элементов И первого узла подсчета числа выборок соединен с информационным входом фильтра, первый выход блока управления подключен к первым входам вторых элементов ИЛИ узлов упорядочения чисел и со счетными входами узлов подсчета числа выборок, второй выход блока управления подключен к входам пятых элементов НЕ и четвертым входам третьих и пятых элементов И узлов упорядочения чисел, третий выход блока управления соединен с входами первых элементов И и первыми входами третьих и восьмых элементов И узлов упорядочения чисел и с входами первых элементов НЕ и первыми входами третьего и четвертого элементов И узлов подсчета числа выборок, четвертый выход блока управления подключен к вторым входам вторых элементов ИЛИ узлов упорядочения чисел и первым входам третьих элементов ИЛИ узлов подсчета чисел выборок, вход запуска фильтра соединен с третьими входами первых элементов ИЛИ, вторыми входами третьих элементов ИЛИ счетчиков выборки и входом запуска блока управления, выход переполнения счетчика в каждом узле подсчета числа выборок соединен с вторыми входами второго и третьего элементов И своего счетчика выборки и входом третьего элемента НЕ, с вторыми входами первого и восьмого элементов И, четвертыми входами третьего и четвертого элементов И и управляющим входом первого блока элементов И одноименного узла упорядочения чисел, выход переполнения счетчика каждого узла подсчета числа выборок, кроме последнего, соединен с вторым входом первого элемента И узла последующего узла подсчета числа выборок и входом второго элемента НЕ, вторым входом седьмого элемента И и четвертым входом шестого элемента И последующего узла упорядочения чисел, выход переполнения счетчика каждого узла подсчета числа выборок, кроме первого, подключен к второму входу четвертого элемента И предыдущего узла подсчета числа выборок и к входу четвертого элемента НЕ, второму входу четвертого элемента И и четвертому входу пятого элемента И предыдущего узла упорядочения чисел, выходы вторых регистров узлов упорядочения чисел соединены с первой группой входов компаратора, выходы третьих регистров узлов упорядочения чисел являются выходами фильтра и соединены с второй группой входов компаратора, выход которого подключен к входу останова блока управления.