УСТРОЙСТВО ИЗМЕРЕНИЯ ЧАСТОТЫ И ВРЕМЕННОЙ ЗАДЕРЖКИ РАДИОСИГНАЛА Российский патент 1995 года по МПК G01S13/00 

Изобретение касается радиотехнических измерений и может найти применение в комплексных радиолокационных измерителях скорости и высоты полета различных летательных аппаратов.

Известно устройство измерения частоты и временной задержки радиосигнала. Низкочастотная часть известного устройства содержит каналы измерения доплеровской частоты и временной задержки непрерывного радиосигнала с частотной модуляцией, отраженного от зондируемой поверхности. Измерение доплеровского смещения частоты производится с помощью квадратурного смесителя, схемы преобразования и узкополосного фильтра на частоте, кратной частоте модуляции радиосигнала. Канал измерения временной задержки содержит полосовой усилитель, фильтр подавления, квадратор-фильтр и фазометр. Измерение временной задержки (фазы) радиосигнала производится на частоте, в два раза превышающей частоту, кратную частоте модуляции.

Известное устройство имеет низкую помехоустойчивость и точность измерения при малом отношении сигнал/шум, обусловленные тем, что энергия принятого устройством отраженного от зондируемой поверхности сигнала используется при обработке неполностью. Поэтому устройство неэффективно использует энергию принятого сигнала. Кроме того, устройство сложно в настройке и имеет невысокую инструментальную точность измерения параметров сигнала, так как реализовано на аналоговых элементах.

Известное устройство не позволяет измерять параметры Ω и τ с достаточной точностью. Это связано с тем, что ошибка оценивания по параметру τ после преобразования приводится к виду:
ε_kτ= sin((Ω-)t_k) sin ν(τ-)
Отсюда видно, что оценивание τ зависит от точности оценивания параметра Ω Переход функции sin(Ω-) t_к через 0 вызывает увеличение ошибок фильтрации τ.

Кроме того, использование одноканальной обработки входного сигнала при оценивании Ω снижает отношение сигнал/шум, понижает помехоустойчивость устройства, увеличивает ошибки оценивания.

Целью изобретения является повышение помехоустойчивости и точности измерения параметров сигнала.

На фиг. 1 представлена функциональная схема измерителя; на фиг. 2 временные диаграммы выходных сигналов дешифратора; на фиг. 3 временные диаграммы выходных сигналов первого преобразователя фазы.

Устройство содержит (см. фиг. 1) генератор тактовых импульсов 1, первый 2 и второй 3 счетчики импульсов, преобразователь напряжение-код 4, первый 5, второй 6, третий 7, четвертый 8, пятый 9, шестой 10, седьмой 11, восьмой 12, девятый 13, регистры, дешифратор 14, первый 15, второй 16, третий 17, четвертый 18, пятый 19, шестой 20, седьмой 21 сумматоры, первый 22, второй 23, третий 24, четвертый 25, пятый 26, шестой 27, седьмой 28 умножители, первый 29, второй 30, третий 31 преобразователи фазы.

Все элементы устройства представляют собой стандартные цифровые элементы радиоэлектроники.

Генератор тактовых импульсов 1 стандартный кварцевый генератор, формирующий стабильную последовательность импульсов.

Первый и второй счетчики 2 и 3 стандартные цифровые многоразрядные двоичные счетчики импульсов.

Преобразователь напряжение-код 4 стандартный аналого-цифровой преобразователь.

Регистры 5 13 стандартные цифровые регистры записи и хранения параллельных двоичных кодов.

Дешифратор 14 стандартный цифровой преобразователь позиционного кода в унитарный.

Сумматоры 15 21 стандартные элементы суммирования двух чисел в параллельном двоичном коде.

Умножители 22 28 стандартные цифровые однотактные элементы умножения двух чисел в параллельном коде.

Преобразователи фазы 29 31 стандартные цифровые постоянные запоминающие устройства, работающие в режиме чтения информации.

Устройство измерения работает следующим образом.

На вход устройства первый вход преобразователя напряжение-код 4 поступает переменное напряжение y(t) S(t) + ζ (t), где S(t) полезный радиосигнал параметры которого, частота и временная задержка подлежат измерению; ζ (t) помеха; t текущее время наблюдения сигнала. Полезный сигнал S(t) имеет следующую структуру:
S(t) A_o{cos[ ν (t-τ)+Ω t+Ψ (t)]
cos[ ν (t-τ)-Ω t-Ψ (t)] где ν частота модуляции;
τ задержка сигнала, подлежащая измерению;
Ω неизвестное постоянное смещение частоты, подлежащее измерению;
Ψ (t) случайная фаза сигнала;
А_о амплитуда сигнала.

Подобный вид имеет отраженный сигнал основной гармоники на выходе УПЧ радиоприемного устройства.

Сигнал S(t) после тригонометрических преобразований преобразуется к виду
S(t) 2A_o cos( Ω t+Ψ (t) ω (ν (t-τ))
Acos( Ω t+Ψ (t)) cos (ν (t-τ)), (1) где А амплитуда сигнала (1).

Преобразователь напряжение-код 4 преобразует случайное напряжение (1) в дискретные моменты времени t_к КТ, К 0, 1, 2, (Т период дискретизации) в цифровой код y_k Моменты преобразования t_kопределяются импульсами, подаваемыми в преобразователь напряжение-код 4 с четвертого выхода дешифратора 14. Цифровая последовательность отсчетов сигнала y_k используется для выделения информации о величинах частоты Ω и временной задержки τ.

Измерение частоты Ω и временной задержки τ в предлагаемом измерителе производится на основе реализации алгоритма, определяемого следующим образом.

Для оценки Ω используются следующие выражения:
= + K_Ωε_kΩ, где K постоянный коэффициент;
ε_kΩ= y_k(sin(-ν)t_k+ sin (+ν)t_k) ошибка измерения. Величина после тригонометрических преобразований сводится к виду
sin(Ω-)t_k
Для оценки применяются следующие соотношения:
= + k_τε_kτ где значение формируется так: отсчеты входного сигнала y_kстробируются в два момента времени, соответствующих переходу функции cos ν (t_k-) через 0 и через максимум. При этом значения соответственно равны:
y_k= cos Ωt sinν (- τ) (1)
y_k= cosΩt cos ν (- τ)≈ cos Ωt, (2) так как τ_k.

Значение преобразуется к виду:
c так как сигнал двойной частоты cos2Ω t отфильтровывается устройством. Работа блоков и элементов измерителя тактируется выходными сигналами дешифратора 14 и первого преобразователя фазы 29. Генератор тактовых импульсов 1 вырабатывает равномерную последовательность импульсов со стабильным периодом повторения. Эти импульсы поступают на счетный вход первого счетчика 2. Разрядные выходы счетчика 2 связаны со входами дешифратора 14, который вырабатывает управляющие тактирующие сигналы: a, b, c, d, e (см. фиг. 2) по соответствующим выходам 1, 2, 3, 4, 5. Тактирующие сигналы по фазе относительно друг друга сдвинуты и используются для синхронизации работы устройства при оценивании параметра .

Тактирование блоков, измеряющих параметр , производится сигналами с выхода первого преобразователя фазы 29 (см. фиг. 3). Это ПЗУ, на адресные входы которого подаются отсчеты ν(t_k- ). Измерение производится блоками 5-8, 12, 13, 15 17, 22 24, 29. Цифровые отсчеты входного сигнала с выхода ПНК 4 поступают на информационные входы восьмого регистра 12 и третьего умножителя 24. Запись отсчета сигнала в регистр 12 производится по импульсу f_c первого преобразователя фазы 29 (переход функции cos ν(t_k- ) через 0). Запись отсчета y_k при переходе cos ν(t_k- ) через максимум происходит по сигналу g в умножитель 24. При этом производится умножение этого отсчета на содержимое регистра 12. Результат умножения умножается в первом умножителе 22 на коэффициент из регистра 5 по импульсу h.

В первом сумматоре 15 и втором регистре 6 выполняется рекуррентный алгоритм = + k_τε_kτ. При этом на выходе регистра 6 имеет место оценка параметра τ. Последовательность импульсов для тактирования вычисления оценки записана в первом преобразователе фазы 29. Это ПЗУ, на адресные входы которого поступают значения фазы ν(t_k- ), которые вычисляются в третьем сумматоре 17. Слагаемое - вычисляется во втором умножителе 23 умножением оценки на значение ν, код которого хранится в девятом регистре 13. Значение ν t_kвычисляется вторым сумматором 16 по рекуррентному алгоритму νt_k νt_k-1+ ν T. Шаг отсчета ν Т хранится в третьем регистре 7. В сумматоре 16 этот код складывается с кодом предыдущего значения ν t_k-1 из регистра 8 и новое значение фазы ν t_k записывается в этот же регистр.

Оценивание параметра Ω производится блоками 3, 7 11, 16, 18 21, 25 28, 30, 31 устройства. Применяется двухканальная обработка входного сигнала. Вычисление фазы t_k производится блоками 3, 10, 28. Здесь используется прямое вычисление фазы
= t_k= kT (2) а не рекуррентный алгоритм, как в сравниваемом измерителе. Это связано с тем, что применение рекуррентного метода вычисления фазы в случае const const приводит к неустойчивости системы ФАПЧ (устройство измерения Ω является ФАПЧ). Однако при применении формулы (2) в случае большого значения К небольшие изменения вызывают значительные приращения фазы θ_к, что приводит к большим ошибкам слежения за параметром Ω Одним из методов преодоления этого недостатка является принудительное сбрасывание текущего времени t_k, но не до 0, а до некоторого значения t_o. Это значение хранится в шестом регистре 10. Второй счетчик 3 производит наращивание шага (текущего времени) от значения t_o до конечного значения t_кон. При достижении t_к t_кон производится запись в счетчик значения t_o. Для этого сигнал переноса счетчика соединен с входом записи в счетчик. Тактирование (счетный режим) производится с дешифратора 14. Код с выхода счетчика поступает на вход седьмого умножителя 28, на другой вход которого поступает код оценки . По импульсу b на выходе умножителя 28 появляется код выражения t_к. Этот код в четвертом сумматоре 18 складывается с кодом νt_к с выхода второго сумматора 16, а в седьмом сумматоре 21 вычисляется разность t_к ν t_к. Результаты суммирования/вычитания поступают на адресные входы второго 30 и третьего 31 преобразователей фазы, на выходе которых появляется код значений sin (+ν)t_k и sin (-ν)t_k. Эти значения умножаются на цифровые значения y_к в четвертом 25 и пятом 26 умножителях. Результаты умножения складываются в пятом сумматоре 19, на выходе которого получается код величины . Умножение значения на коэффициент усиления K, хранящийся в пятом регистре 9, производится умножителем 27. Рекуррентный алгоритм вычисления оценки = + k_Ωε_kΩ производится шестым сумматором 20. Оценка записывается в седьмой регистр 11.

Таким образом, на выходах устройства присутствует код оценки параметров τ и Ω, причем оценивание производится с большей точностью, чем в известном устройстве за счет раздельного вычисления параметров и , двухканальной обработки сигнала при фильтрации , прямого вычисления фазы

Использование: в комплексных радиолокационных измерителях скорости и высоты полета различных летательных аппаратов. Сущность изобретения: устройство содержит генератор тактовых импульсов, два счетчика, преобразователь напряжение-код, девять регистров, дешифратор, семь сумматоров, семь умножителей, три преобразователя фазы, что позволяет повысить помехоустойчивость и точность измерения параметров сигнала. 3 ил.

УСТРОЙСТВО ИЗМЕРЕНИЯ ЧАСТОТЫ И ВРЕМЕННОЙ ЗАДЕРЖКИ РАДИОСИГНАЛА, содержащее генератор тактовых импульсов, первый преобразователь фазы, отличающееся тем, что в него введены первый и второй счетчики, дешифратор, преобразователь напряжение-код, семь сумматоров, девять регистров, семь умножителей, второй и третий преобразователи фазы, при этом выход генератора тактовых импульсов подключен к счетному входу первого счетчика, информационный выход которого подключен к входу дешифратора, выходы которого подключены к синхронизирующим входам соответственно, первый выход второго сумматора, второй выход четвертого регистра, четвертый выход преобразователя напряжение-код и четвертого сумматора, выход которого соединен с входом второго преобразователя фазы, выход седьмого регистра является выходом оценки постоянной частоты устройства, вход преобразователя напряжение-код является входом устройства, выход первого регистра соединен с первым входом первого умножителя, выход которого соединен с первым входом первого сумматора, выход которого соединен с входом данных второго регистра, выход которого является выходом оценки временной задержки сигнала и соединен с первым входом второго умножителя, выход которого подключен к первому входу третьего сумматора, выход которого подключен к выходу первого преобразователя фазы, выход третьего регистра подключен к первому входу второго сумматора, второй вход которого соединен с выходом четвертого регистра, а выход с входом данных четвертого регистра и с вторым входом третьего сумматора, выход преобразователя фазы подключен к второму входу четвертого умножителя, первый вход которого соединен с выходом преобразователя напряжение-код и с первым входом пятого умножителя, выход третьего преобразователя фазы подключен к второму входу пятого умножителя, первый вход которого подключен к второму входу третьего умножителя и входу данных восьмого регистра, а выход соединен с вторым входом пятого сумматора, пятый вход которого соединен с выходом четвертого умножителя, а выход с первым входом шестого умножителя, второй вход которого соединен с выходом пятого регистра, а выход подключен к первому входу шестого сумматора, выход которого подключен к входу данных седьмого регистра, выход которого соединен с вторыми входами шестого сумматора и седьмого умножителя, первый вход седьмого умножителя подключен к выходу данных второго счетчика, а выход к вторым входам четвертого и седьмого сумматоров, выход восьмого регистра соединен с первым входом третьего умножителя, выход которого соединен с вторым входом первого умножителя, выход второго регистра подключен к второму выходу первого сумматора, выход девятого регистра соединен с вторым входом второго умножителя, выход седьмого сумматора с входом третьего преобразователя фазы, выход второго сумматора подключен к первым входам четвертого и седьмого сумматора, первый выход дешифратора подключен к синхронизирующим входам четвертого и пятого умножителей, второго счетчика, второй выход дешифратора подключен к синхронизирующим входам пятого сумматора и седьмого умножителя, третий выход дешифратора подключен к синхронизирующему входу шестого умножителя, четвертый выход дешифратора подключен к синхронизирующим входам шестого и седьмого сумматоров, пятый выход дешифратора соединен с синхронизирующим входом седьмого регистра, первый выход первого преобразователя фазы подключен к синхронизирующему входу восьмого регистра, второй выход к синхронизирующему входу третьего умножителя, третий выход к синхронизирующему входу первого умножителя, четвертый выход к синхронизирующему входу первого сумматора, пятый выход к синхронизирующим входам второго регистра и второго умножителя и второго умножителя, шестой выход соединен с синхронизирующим входом третьего сумматора, выход шестого регистра соединен с входом данных второго счетчика.